[논문]커패시터 충·방전 제어를 이용한 다중 방출 장치 설계

조한석; 김종규; 박병호; 최원

doi:10.12673/jant.2024.28.5.726

[국내논문] 커패시터 충·방전 제어를 이용한 다중 방출 장치 설계
Design of Multiple Emission Devices Using Capacitor Charge-Discharge Control 원문보기

한국항행학회논문지 = Journal of advanced navigation technology, v.28 no.5, 2024년, pp.726 - 731

조한석 ((주)빅텍) , 김종규 ((주)코리아디펜스인더스트리) , 박병호 ((주)국방기술진흥연구소) , 최원 ((주)빅텍)

초록
AI-Helper

본 논문은 커패시터를 활용한 충·방전 제어회로를 제안하고, 회로의 충전, 방출, 방전 동작에 대한 성능을 확인한다. 제안된 제어회로는 방출 회로마다 커패시터를 독립적으로 사용하기 때문에, 방출 시 회로 간 영향성 없이 다수의 방출 동작을 수행한다. 방출 시 출력되는 에너지는 입력 전원의 불안정성에도 커패시터의 충전 기능을 통해 출력에 필요한 에너지인 1.6 mW 이상의 에너지를 안정적으로 공급한다. 방출 후 커패시터의 잔여 에너지는 방전 회로를 통해 3.125 V에서 0.025 V까지 약 99% 이상으로 안전하게 방전한다. 제안된 제어회로는 시뮬레이션과 측정결과를 통하여 방출 장치의 안정성과 신뢰성을 확인하였다.

Abstract ▼ AI-Helper

This paper proposes a charge-discharge control circuit using capacitors and verifies the performance of the circuit for charge, emission, and discharge operations. The proposed control circuit performs multiple emission operations without inter-circuit influence because it uses capacitors independently for each emission circuit. Even with the instability of the input power, the output energy during emission stably supplies more than 1.6 mV of energy, which is the energy required for output, through the charging function of the capacitor. After release, the remaining energy of the capacitor is safely discharged by more than 99% of the 3.125 V remaining in the capacitor through the discharge function of the capacitor, confirming that approximately 25 mV remained. The proposed control circuit confirmed the stability and reliability of the emission device through simulation and measurement results.

Keyword

표/그림 (10)

그림 그림 1. (a) 방출 제어 회로도 (b) FPGA 제어 신호 동작 Fig. 1. (a) Emission control circuit diagram (b) FPGA control signal operation.
그림 그림 2. 다중 방출 제어 회로도 Fig. 2. Multiple Emission control circuit diagram.
그림 그림 3. 발사 제어 시험 구성도 Fig. 3. Emission control test configuration diagram.
그림 그림 4. 충전 시 커패시터 모의시험 결과 Fig. 4. Capacitor simulation test results during charging.
그림 그림 5. 방출시 출력부 모의시험 결과 Fig. 5. Output simulation test results during emission.
그림 그림 6. 방전 시 커패시터 모의시험 결과 Fig. 6. Capacitor simulation test results during discharge.
그림 그림 7. 충전 시 커패시터 측정결과 Fig. 7. Capacitor measurement results during charging.
그림 그림 8. 방출 시 출력부 측정 결과 Fig. 8. Output measurement results during emission.
그림 그림 9. 방전 시 커패시터 측정 결과 Fig. 9. Capacitor measurement results during discharge.
표 표 1. 동작 시험 결과 (a) 충전 동작 결과, (b) 방출 동작 결과, (c) 방전 동작 결과 Table 1. Operation test results (a) charge operation results, (b) emission operation results, (c) discharge operation results.

AI 본문요약
AI-Helper

문제 정의

본 논문에서는 방출 장치의 신뢰성 및 안전성을 높이기 위해 전기 에너지는 저장하고 방출하는 기능을 가진 커패시터를 활용한 방출 장치를 제안한다. 이 장치는 입력 전원의 불안정성에도 불구하고 에너지를 안정적으로 저장하고 방출할 수 있도록 설계되었으며, 방전 회로를 통해 커패시터의 잔여 에너지를 안전하게 처리함으로써 오동작을 예방할 수 있도록 설계되었다.

제안 방법

본 논문에서는 방출 장치의 신뢰성 및 안전성을 높이기 위해 전기 에너지는 저장하고 방출하는 기능을 가진 커패시터를 활용한 방출 장치를 제안한다. 이 장치는 입력 전원의 불안정성에도 불구하고 에너지를 안정적으로 저장하고 방출할 수 있도록 설계되었으며, 방전 회로를 통해 커패시터의 잔여 에너지를 안전하게 처리함으로써 오동작을 예방할 수 있도록 설계되었다.
입력 전원 Vin과 출력 전원 Vout에 직접 연결되는 M2, M5는 P-채널 MOSFET로 구성하여 전원 제어회로를 간략화했고, FPGA로부터 제어 신호를 입력받은 M1, M3, M4는 N-채널 MOSFET을 사용했다. 제어 신호에 대한 N-채널과 충전 및 방출에 대한 P-채널 MOSFET을 이중으로 구성하여MOSFET에 걸리는 부하를 낮추어, 낮은 전압의 제어 신호로도 높은 전압을 제어할 수 있도록 구성했다.
에너지 출력이 완료된 후 방전 신호(A3)를 통해 N-채널 MOSFET M3가 On 상태가 되면서 커패시터 C1의 Positive 부분이 GND와 연결되어 커패시터에 잔류 되어있는 에너지를 방전하게 되면 방출 과정이 완료된다. 커패시터 C1의 방전 동작은 Vout으로 출력될 수 있는 잔여 에너지를 방전하여 오동작이 발생하는 것을 방지하기 위해 설계했다.
다중 방출 장치는 하나의 입력 전원 Vin에 n개의 방출 장치 회로를 연결하여, 그림 2와 같이 각각의 커패시터와 출력 전원 Vout이 독립적으로 동작하도록 설계하여 순차 동작 시 근접 회로에 대한 영향성을 최소화했다. 이때 N-채널 MOSFET을 FPGA를 통해 순차적으로 제어하기 때문에, 다수의 회로 중 방출되는 단일 회로에서만 전력이 소모되도록 회로를 구성했다.
이때 N-채널 MOSFET을 FPGA를 통해 순차적으로 제어하기 때문에, 다수의 회로 중 방출되는 단일 회로에서만 전력이 소모되도록 회로를 구성했다. 이를 응용하여 전체 소모 전력을 최소화하고 다수의 방출 회로를 추가하기 용이하도록 설계했다.
방전 동작을 확인하기 위해선 방출 후의 커패시터 전압과 수식 1을 통해 계산한 커패시터의 방전 시간, 방전 시간 후 커패시터 전압을 확인해야 한다. 이를 위해 충전 및 방전 시 커패시터 전압의 변화 값을 측정하고, 방출 시 출력부의 출력 전압의 변화 값을 측정 및 비교하여 시뮬레이션과 실제 회로 사이의 차이를 비교하여 각 동작의 정상 동작 여부를 확인해야 한다.
본 논문에서 구현한 다중 방출 장치는 커패시터의 충전 및 방출을 활용한 제어기법을 활용했다. 각 방출 장치마다 커패시터가 독립적으로 사용되었기에 하나의 입력 전원이 불안정하더라도 방출에 필요한 다수의 동일한 에너지를 안정적으로 출력하며, 방출 후 방전 회로를 통해 근접 회로에 대한 영향이나 오작동을 미리 차단할 수 있다.

대상 데이터

본 논문에서 제안하는 방출 장치의 회로는 MOSFET, 커패시터를 활용한 회로로 그림 1(a)와 같이 구성했다. 입력 전원 Vin과 출력 전원 Vout에 직접 연결되는 M2, M5는 P-채널 MOSFET로 구성하여 전원 제어회로를 간략화했고, FPGA로부터 제어 신호를 입력받은 M1, M3, M4는 N-채널 MOSFET을 사용했다.
본 논문에서 제안하는 방출 장치의 회로는 MOSFET, 커패시터를 활용한 회로로 그림 1(a)와 같이 구성했다. 입력 전원 Vin과 출력 전원 Vout에 직접 연결되는 M2, M5는 P-채널 MOSFET로 구성하여 전원 제어회로를 간략화했고, FPGA로부터 제어 신호를 입력받은 M1, M3, M4는 N-채널 MOSFET을 사용했다. 제어 신호에 대한 N-채널과 충전 및 방출에 대한 P-채널 MOSFET을 이중으로 구성하여MOSFET에 걸리는 부하를 낮추어, 낮은 전압의 제어 신호로도 높은 전압을 제어할 수 있도록 구성했다.
본 시험 과정 중 입력 전원은 12 V를 사용하고, 커패시터 C의 용량은 100 μF, 커패시터의 충전에 걸리는 저항 R의 크기는 1 kΩ, 커패시터의 방전에 소모되는 저항 R의 크기는 100 Ω, 방출에 소모되는 저항 R의 크기는 4 Ω을 사용한다.
방전 동작을 확인하기 위한 회로의 시뮬레이션에서 입력 전원은 12 V, 방전될 커패시터의 용량은 100 μF, 방전 저항은 4 Ω을 사용했다
충전 동작을 확인하기 위한 회로의 시뮬레이션에서 커패시터에 입력되는 전원은 12 V, 충전될 커패시터의 용량은 100 μF, 충전 저항은 1 ΚΩ을 사용했다
위의 수식을 바탕으로 본 논문에서 제안한 방출 장치의 신뢰성을 검증하기 위해 충전, 방출, 방전 동작의 정상 동작 여부를 확인해야 한다. 이때 방출 장치 시험을 위한 시험 구성은 그림 3처럼 방출 장치에 명령 신호를 전달할 제어기(Operator)와 방출 장치의 전원을 공급하는 전원공급장치(Power Supply), 제어기로부터 받은 명령에 따라 FPGA로 동작을 제어하는 통제부(Control Part), 방출 동작을 수행하는 출력부(Ouput Part), 방출 신호(Emission Signal)을 측정하는 측정부(Measurement Part)로구성된다.
방출 동작을 확인하기 위한 회로의 시뮬레이션에서 입력전원은 12 V, 충전된 커패시터의 용량은 100 μF, 방출 저항은 4 Ω을 사용했다
실제 회로의 방전 동작을 시험하기 위해 시뮬레이션과 동일하게 입력 전원은 12 V, 방전될 커패시터의 용량은 100 μF, 방전 저항은 100 Ω을 사용했다
실제 회로의 방출 동작을 시험하기 위해 시뮬레이션과 동일하게 입력 전원은 12 V, 충전된 커패시터의 용량은 100 μF, 방출 저항은 4 Ω을 사용했다
실제 회로의 충전 동작을 시험하기 위해 시뮬레이션과 동일하게 입력 전원은 12 V, 충전될 커패시터의 용량은 100 μF, 충전 저항은 1 ΚΩ을 사용했다

데이터처리

시험 결과를 통해 충전, 방출, 방전에 대한 신뢰성을 확인했다. 이 방출 장치에서 회로의 커패시터는 장치마다 독립적으로 사용되기 때문에, 다수의 방출 장치를 동작에 있어서 장치 간 독립성을 유지한다.

이론/모형

본 논문에서의 주 활용 기술은 P-채널 / N-채널 MOSFET의 switching을 활용한 제어기법과 커패시터의 충전 및 방전에 대한 기술을 활용했다[1]-[3].

성능/효과

시뮬레이션 상에서 충전 시 측정한 커패시터의 충전 전압 파형은 그림 4를 통해 확인할 수 있다. 그림 4의 전압 파형에서 커패시터는 0 V부터 충전 동작을 시작하여 최대 11.98 V까지 충전되며, 수식 1을 통해 계산된 충전 시간 500 ms가 지났을 때 커패시터 최대 충전 전압의 약 99%에 해당하는 11.92 V가 충전되는 것을 확인했다.
그림 6과 그림 9의 분석 결과, 방출 직후 커패시터 전압과 수식 1을 통해 구한 50 ms의 방전 후 커패시터 전압에 대해 시뮬레이션 값과 실제 측정값을 표 1(c)을 통해 비교했다. 표 1(c)에서 방전 시 50 ms 방전 후의 커패시터 전압은 25 mV로 시뮬레이션과 유사하게 방출 직후 커패시터 전압의 약 99.2%가 방전되는 것을 확인할 수 있다. 이를 통해 방전 시 커패시터의 잔류 전압이 99% 이상 방전되어, 방출 신호에 대한 오작동을 방지할 수 있다는 것을 확인했다.
2%가 방전되는 것을 확인할 수 있다. 이를 통해 방전 시 커패시터의 잔류 전압이 99% 이상 방전되어, 방출 신호에 대한 오작동을 방지할 수 있다는 것을 확인했다.
시뮬레이션 상에서 방전 시 측정한 커패시터의 방전 전압 파형은 그림 6을 통해 확인할 수 있다. 그림 6의 전압 파형에서 방출 후 305.7 mV부터 방전을 시작하고, 수식 1을 통해 계산된 방전 시간 50 ms가 지났을 때 잔류 전압이 1.82 mV로 커패시터에 충전된 전압의 약 99%가 방전된 것을 확인했다.
그림 4와 그림 7의 분석 결과, 충전 시 수식 1을 통해 구한 500 ms 동안 충전된 커패시터 전압과 최대 충전 전압에 대해 시뮬레이션 값과 실제 측정값을 표 1(a)를 통해 비교했다. 표 1(a)에서 충전 시 500 ms 동안 충전 후 커패시터의 실제 측정 전압은 12.2 V로 시뮬레이션과 유사하게 최대 충전 전압의 약 99.3%가 충전되는 것을 확인할 수 있다. 이를 통해 실제 회로의 커패시터 충전을 통해 방출 장치를 동작시키기 충분한 에너지를 충전한다는 것을 확인했다.
3%가 충전되는 것을 확인할 수 있다. 이를 통해 실제 회로의 커패시터 충전을 통해 방출 장치를 동작시키기 충분한 에너지를 충전한다는 것을 확인했다.

후속연구

위의 수식을 바탕으로 본 논문에서 제안한 방출 장치의 신뢰성을 검증하기 위해 충전, 방출, 방전 동작의 정상 동작 여부를 확인해야 한다. 이때 방출 장치 시험을 위한 시험 구성은 그림 3처럼 방출 장치에 명령 신호를 전달할 제어기(Operator)와 방출 장치의 전원을 공급하는 전원공급장치(Power Supply), 제어기로부터 받은 명령에 따라 FPGA로 동작을 제어하는 통제부(Control Part), 방출 동작을 수행하는 출력부(Ouput Part), 방출 신호(Emission Signal)을 측정하는 측정부(Measurement Part)로구성된다.
또한, μs 단위의 정밀한 시간 제어를 통해 에너지가 순차적으로 출력할 수 있다. 이는 안정성과 신뢰성이 필요한 방출 장치에 효과적으로 적용 가능하리라 사료된다.

참고문헌 (4)

R. Locher, Introduction to Power MOSFET's and their？Applications (Application Note 558), Oct. 1998. Retrieved？from https://citeseerx.ist.psu.edu/document?repidrep1&typepdf&doic8536862fd1f338f5544039f7e90e48ddffb1dbf.
D. Sherman, "Measure resistance and capacitance without？and A/D", in Philips Semiconductors (Application Note？AN449), Sunnyvale, CA, Dec. 1993, Retrieved from？https://shrubbery.net/~heas/willem/PDF/Philips/Measure%20resistance%20and%20capacitance%20without%20an%20A-D.pdf
R. J. E. Hueting, E. A. Higzen, A.W. Ludikhuize, M.A.A. 't？Zandt, "Switching performance of low-voltage n-channel？trench MOSFETs," in Proceedings of the 14th？International Symposium on Power Semiconductor？Devices and Ics, Sante Fe: NM, pp. 177-180, June 2002,？DOI:10.1109/ISPSD.2002.1016200.
C.Van Opdorp, H.Kanerva, "Current-Voltage characteristics？and capacitance of isotype heterojunctions," Solid-State？Electronics. Vol. 10, Issue 5, pp. 401-421, May 1967,？DOI:http//doi.org/10.1016/0038-1101(67)90039-1.

상세보기

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

표제어: PCR

동의어: Packet Collision Rate

용어 설명 출처 목록 (6)

용어 설명: PCR은 세균 특이성이 있는 primer를 이용하여 적은 수의 세균이 있을지라도 쉽게 검출할 수 있는 유용한 방법이며, 이를 이용하여 구강 내 치면세균막이나 타액에서 직접 세균을 검출할 수 있게 되었다[8].

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증