최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Electron Devices Meeting, 1999. IEDM '99. Technical Digest. International, 1999, 1999년, pp.261 - 264
Matsuki, T. (ULSI Device Dev. Lab., NEC Corp., Sagamihara, Japan) , Kishimoto, K. , Fujii, K. , Itoh, N. , Yoshida, K. , Ohto, K. , Yamasaki, S. , Shinmura, T. , Kasai, N.
A Cu/Si layered-gate-structured MOSFET with Ta and TaN stacked barrier layers fabricated using a Cu damascene process has been developed for high-performance and reliable Si ULSI devices. A sheet resistance of 0.5 ohm/sq. was achieved with a 0.25 μm gate length. The Ta and TaN layers guarantee re...
※ AI-Helper는 부적절한 답변을 할 수 있습니다.