선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 따라서 기존에 반도체 공정에서 사용하는 물질을 응용하여 커패시터의 EOT를 감소시킬 수 있는 연구가 지속적으로 이뤄져야 한다. 본 연구에서는 DRAM 커패시터 기술의 연장을 위하여 반도체 라인에서 사용되고 있는 공정을 이용하여 EOT scaling down을 할 수 있는 다성분 산화막을 개발하였다. 원자층 증착법을 이용하여 ZrO2와 HfO2의 혼합 박막을 기반으로 미량의 phase stabilizer를 도핑하므로서 귀금속 전극을 사용하지 않고 EOT 0.
- 본 연구에서는 ZrO2와 HfO2의 혼합 박막을 기반으로 tetragonal상을 안정화 시키기 위한 phase stabilizer를 도핑하는 연구를 수행하여 EOT scaling을 시도하였고, Hf-rich인 ZrHfO2 박막의 고 유전상을 극대화하여 유전율 50, EOT 0.5 nm 이하를 확보할 수 있었다. 특히 이는 귀금속 산화물을 사용하지 않고 기존에 반도체 라인에서 사용되던 공정을 사용하여 달성하였다는데 의의가 있으며 이는 DRAM half pitch 20 nm 급 이하의 소자에 응용가능성이 매우 클 것으로 기대된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.