최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1999-0062177 (1999-12-24) |
공개번호 | 10-2001-0064058 (2001-07-09) |
DOI | http://doi.org/10.8080/1019990062177 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
본 발명은 반도체 제조 기술에 관한 것으로, 특히 콘택홀 형성을 위한 층간절연막 식각시 웨이퍼 에지 영역에서 발생하는 아킹 현상을 방지하기 위한 기술에 관한 것이며, 콘택홀 형성을 위한 층간절연막 식각시 웨이퍼 에지 영역에서 아킹(arcing) 현상 발생을 방지할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다. 아킹 현상이 웨이퍼 에지 영역에서 나타나는 이유는 웨이퍼 에지 영역의 층간절연막 하부에 존재하는 더미 전도막 패턴이 플로팅(floating)된 상태이기 때문이다. 따라서, 본 발명에서는 웨이퍼 에지 영역의 더미
웨이퍼 에지 영역에 제1 층간절연막을 형성하는 제1 단계;관통하여 웨이퍼에 전기적으로 콘택된 더미 전도막 패턴을 형성하는 제2 단계;상기 더미 전도막 패턴이 형성된 전체 구조 상부에 제2 층간절연막을 형성하는 제3 단계; 및플라즈마 반응기 내의 음전극에 상기 웨이퍼를 접속시킨 상태에서 넷 다이 영역의 상기 제2 층간절연막을 선택 식각하여 상기 더미 전도막 패턴 형성시 넷 다이 영역에 형성된 전도막 패턴을 노출시키는 콘택홀을 형성하는 제4 단계를 포함하여 이루어진 반도체 소자 제조방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.