초록 ▼

종래, 도전 패턴을 가진 플렉시블 시트를 지지 기판으로 채용하고, 이 위에 반도체 소자를 실장하여, 전체를 몰드한 반도체 장치가 개발되어 있다. 이 경우 다층 배선 구조를 형성할 수 없는 문제나 제조 공정에서의 절연 수지 시트의 휘어짐이 현저한 문제를 발생시킨다. 제1 도전막(11)과 제2 도전막(12)이 적층된 적층판(10) 상을 경사면(13S)을 갖는 개구부(13)를 갖는 포토레지스트층 PR로 피복하고, 도전 배선층(14)을 그 개구부에 전계 도금으로 형성하여 역경사면(14R)을 형성한 후, 밀봉 수지층(21)으로 피복할 때

종래, 도전 패턴을 가진 플렉시블 시트를 지지 기판으로 채용하고, 이 위에 반도체 소자를 실장하여, 전체를 몰드한 반도체 장치가 개발되어 있다. 이 경우 다층 배선 구조를 형성할 수 없는 문제나 제조 공정에서의 절연 수지 시트의 휘어짐이 현저한 문제를 발생시킨다. 제1 도전막(11)과 제2 도전막(12)이 적층된 적층판(10) 상을 경사면(13S)을 갖는 개구부(13)를 갖는 포토레지스트층 PR로 피복하고, 도전 배선층(14)을 그 개구부에 전계 도금으로 형성하여 역경사면(14R)을 형성한 후, 밀봉 수지층(21)으로 피복할 때에 역경사면(14R)에 밀봉 수지층(21)을 침식시켜 앵커 효과를 갖게 하여 밀봉 수지층(21)과 도전 배선층(14)의 결합을 강하게 한다.

대표청구항 ▼

제1 도전막과 해당 제1 도전막의 일 주면을 피복하는 제2 도전막이 적층된 기판을 준비하는 공정과, 상기 제2 도전막 상에 원하는 패턴으로 또한 개구부에 경사하는 사면을 갖는 포토레지스트층으로 피복하는 공정과, 상기 포토레지스트층의 개구부에 선택적으로 도전 배선층을 형성하고, 해당 도전 배선층 주위에 역경사면을 형성하는 공정과, 상기 도전 배선층을 마스크로 하여 상기 제2 도전막을 제거하는 공정과, 상기 제1 도전막 상에 반도체 소자를 고착하고, 상기 반도체 소자의 전극과 소정의 상기 도전 배선층을 전기적으로 접속하는 공정과, 상기

제1 도전막과 해당 제1 도전막의 일 주면을 피복하는 제2 도전막이 적층된 기판을 준비하는 공정과, 상기 제2 도전막 상에 원하는 패턴으로 또한 개구부에 경사하는 사면을 갖는 포토레지스트층으로 피복하는 공정과, 상기 포토레지스트층의 개구부에 선택적으로 도전 배선층을 형성하고, 해당 도전 배선층 주위에 역경사면을 형성하는 공정과, 상기 도전 배선층을 마스크로 하여 상기 제2 도전막을 제거하는 공정과, 상기 제1 도전막 상에 반도체 소자를 고착하고, 상기 반도체 소자의 전극과 소정의 상기 도전 배선층을 전기적으로 접속하는 공정과, 상기 반도체 소자를 밀봉 수지층으로 피복하고, 상기 도전 배선층의 상기 역경사면에서 상기 밀봉 수지층에 앵커 효과를 발생시키는 공정과, 상기 제1 도전막을 제거하여 상기 밀봉 수지층 및 상기 도전 배선층의 이면에 있는 상기 제2 도전막을 노출시키는 공정을 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.