최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2003-0064688 (2003-09-18) |
공개번호 | 10-2004-0030300 (2004-04-09) |
등록번호 | 10-0639736-0000 (2006-10-23) |
DOI | http://doi.org/10.8080/1020030064688 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2004-12-28) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
종래, 도전 패턴을 가진 플렉시블 시트를 지지 기판으로 채용하고, 이 위에 반도체 소자를 실장하여, 전체를 몰드한 반도체 장치가 개발되어 있다. 이 경우 다층 배선 구조를 형성할 수 없는 문제나 제조 공정에서의 절연 수지 시트의 휘어짐이 현저한 문제를 발생시킨다. 제1 도전막(11)과 제2 도전막(12)이 적층된 적층판(10) 상을 경사면(13S)을 갖는 개구부(13)를 갖는 포토레지스트층 PR로 피복하고, 도전 배선층(14)을 그 개구부에 전계 도금으로 형성하여 역경사면(14R)을 형성한 후, 밀봉 수지층(21)으로 피복할 때
제1 도전막과 해당 제1 도전막의 일 주면을 피복하는 제2 도전막이 적층된 기판을 준비하는 공정과, 상기 제2 도전막 상에 원하는 패턴으로 또한 개구부에 경사하는 사면을 갖는 포토레지스트층으로 피복하는 공정과, 상기 포토레지스트층의 개구부에 선택적으로 도전 배선층을 형성하고, 해당 도전 배선층 주위에 역경사면을 형성하는 공정과, 상기 도전 배선층을 마스크로 하여 상기 제2 도전막을 제거하는 공정과, 상기 제1 도전막 상에 반도체 소자를 고착하고, 상기 반도체 소자의 전극과 소정의 상기 도전 배선층을 전기적으로 접속하는 공정과, 상기
※ AI-Helper는 부적절한 답변을 할 수 있습니다.