최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2008-0012920 (2008-02-13) |
공개번호 | 10-2008-0077325 (2008-08-22) |
등록번호 | 10-0981332-0000 (2010-09-03) |
DOI | http://doi.org/10.8080/1020080012920 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2008-02-13) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명은 게이트 전극으로부터의 불순물의 확산을 충분히 억제하면서, 양호한 특성을 나타내는 게이트 절연막을 얻을 수 있는 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.Si 기판의 표면에, 소자 분리 절연막, n웰 및 p웰을 형성한 후, 전(前)처리로서, Si 기판의 세정을 행한다(스텝 S1).그 후, 하지(下地) 산화로서, Si 기판의 표면을 RTO법에 의해 열산화함으로써, 실리콘 산화막을 형성한다(스텝 S2).이어서, 실리콘 산화막에 대해서 플라스마 질화를 행한다(스텝 S3).이 플라스마 질화의 결과, 활성 질소의 도입에
반도체 기판의 표면에 절연막을 형성하는 공정과,상기 절연막에 활성 질소를 도입하는 공정과,상기 활성 질소가 도입된 상기 절연막에 대해서, NH3가스 분위기 중에서 제1 열 처리를 행하는 공정과, 상기 제1 열 처리 공정 후, 상기 활성 질소가 도입된 상기 절연막에 대해서, N2O 가스 및 NO 가스로 이루어지는 군으로부터 선택된 적어도 1종의 가스의 분위기 중에서 제2 열 처리를 행하는 공정을 갖고, 상기 제1 열 처리의 온도보다 높은 온도로 상기 제2 열 처리를 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.