최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2008-0109802 (2008-11-06) | |
공개번호 | 10-2010-0050750 (2010-05-14) | |
등록번호 | 10-1461630-0000 (2014-11-07) | |
DOI | http://doi.org/10.8080/1020080109802 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2013-03-04) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
다수의 반도체 칩을 칩 온 칩 방식에 의하여 하나의 패키지에 실장하는 멀티 칩 패키지 제조방법에 있어서, PCB 기판과 적층 반도체 칩의 열 팽창 계수의 차이로 인하여 발생하는 휨 현상을 개선하기 위하여, 실리콘 웨이퍼 레벨에서 패키지를 제조하는 웨이퍼 패브리케이티드 패키지(Wafer fabricated package) 방법에 관한 것이다.또한, 기능을 달리하는 메모리 반도체 칩 패키지와 로직 반도체 칩 패키지를 하나의 시스템에서 작동하도록 패키지를 수직으로 적층하는 패키지 온 패키지 제조방법에 있어서, 각 패키지를 연결하는 솔더
삭제
※ AI-Helper는 부적절한 답변을 할 수 있습니다.