선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2017-0043572 (2017-04-04) | |
공개번호 | 10-2018-0112463 (2018-10-12) | |
DOI | http://doi.org/10.8080/1020170043572 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사진행상태 | 취하(심사미청구) | |
법적상태 | 취하 |
캐리어(carrier)에 반도체 칩들의 제1표면들을 부착시키고, 반도체 칩들의 제2표면들에 보강 지그(zig)를 부착시킨 후, 반도체 칩들을 덮는 몰드층(mold layer)을 형성하는 웨이퍼 레벨 패키지(WLP) 구조 및 제조 방법을 제시한다.
캐리어(carrier)에 반도체 칩들의 제1표면들을 부착시키는 단계;상기 반도체 칩들의 제2표면들에 보강 지그(zig)를 부착시키는 단계; 및상기 반도체 칩들을 덮는 몰드층(mold layer)을 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지(WLP) 제조 방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.