초록 ▼

본 명세서는 SiC 기판(11), Inx1AIy1Ga1-x1-y1N 버퍼 레이어(13) -여기서 x1=0-1, y1=0-1 및 x1+y1=1 임-, 상기 SiC 기판(11)과 상기 버퍼 레이어(13) 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어(12) -여기서 x2=0-1, y2=0-1 및 x2+y2=1임-를 포함하는 반도체 소자 구조(1)를 개시한다. X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec 이하의 FWH

본 명세서는 SiC 기판(11), Inx1AIy1Ga1-x1-y1N 버퍼 레이어(13) -여기서 x1=0-1, y1=0-1 및 x1+y1=1 임-, 상기 SiC 기판(11)과 상기 버퍼 레이어(13) 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어(12) -여기서 x2=0-1, y2=0-1 및 x2+y2=1임-를 포함하는 반도체 소자 구조(1)를 개시한다. X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 상기 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타낸다. 이러한 반도체 소자 구조를 제조하는 방법이 개시된다.

대표청구항 ▼

SiC 기판; Inx1AIy1Ga1-x1-y1N 버퍼 레이어 ­여기서 x1=0-1, y1=0-1 및 x1+y1≤1 임-; 및상기 SiC 기판과 상기 버퍼 레이어 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어 ­여기서 x2=0-1, y2=0-1 및 x2+y2≤1 임-를 포함하고, 버퍼 레이어는 1 내지 4㎛의 두께를 갖고, 핵생성 레이어는 10-100nm의 두께를 갖고, X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec

SiC 기판; Inx1AIy1Ga1-x1-y1N 버퍼 레이어 ­여기서 x1=0-1, y1=0-1 및 x1+y1≤1 임-; 및상기 SiC 기판과 상기 버퍼 레이어 사이에 샌드위치되는(sandwiched) Inx2AIy2Ga1-x2-y2N 핵생성 레이어 ­여기서 x2=0-1, y2=0-1 및 x2+y2≤1 임-를 포함하고, 버퍼 레이어는 1 내지 4㎛의 두께를 갖고, 핵생성 레이어는 10-100nm의 두께를 갖고, X-선 회절(X-ray Diffraction; XRD)에 의해 결정되는 바와 같이, 상기 버퍼 레이어는 250 arcsec 이하의 FWHM을 갖는 (102) 피크를 갖는 로킹 커브(rocking curve)를 나타내고, 상기 핵생성 레이어는 200 arcsec 이하의 FWHM을 갖는 (105) 피크를 갖는 로킹 커브를 나타내고,상기 핵생성 레이어는 적어도 100nm 까지의 두께로 완전히 스트레인되고(fully strained), 핵생성 레이어의 면내 격자 상수(in-plane lattice constant)는 SiC 기판의 면내 격자 상수와 정확히 동일하거나, 또는 정확히 +/-0.15 % 동일한 것을 특징으로 하는반도체 소자 구조.