초록 ▼

본 개시는 딥 트렌치 격리(DTI) 구조체 상에 픽셀 디바이스를 가진 CMOS 이미지 센서 및 이와 연관된 형성 방법에 관한 것이다.일부 실시형태에서, 딥 트렌치 격리(DTI) 구조체는 픽셀 영역의 주변에 배치되고, 기판의 후방 측부로부터 기판 내의 위치로 연장된다.픽셀 디바이스는 DTI 구조체 바로 위에 놓이는 기판의 전방 측부에 배치된다.픽셀 디바이스는 기판 내에 배치되고, DTI 구조체의 상부 표면에 도달하는 한쌍의 소스/드레인(S/D) 영역을 포함한다.DTI 구조체 바로 위에 놓인 개시된 픽셀 디바이스를 형성함으로써, 픽셀

본 개시는 딥 트렌치 격리(DTI) 구조체 상에 픽셀 디바이스를 가진 CMOS 이미지 센서 및 이와 연관된 형성 방법에 관한 것이다.일부 실시형태에서, 딥 트렌치 격리(DTI) 구조체는 픽셀 영역의 주변에 배치되고, 기판의 후방 측부로부터 기판 내의 위치로 연장된다.픽셀 디바이스는 DTI 구조체 바로 위에 놓이는 기판의 전방 측부에 배치된다.픽셀 디바이스는 기판 내에 배치되고, DTI 구조체의 상부 표면에 도달하는 한쌍의 소스/드레인(S/D) 영역을 포함한다.DTI 구조체 바로 위에 놓인 개시된 픽셀 디바이스를 형성함으로써, 픽셀 디바이스를 위한 공간 때문에 그리고 또한 픽셀 디바이스 아래의 절연 층 때문에, 쇼트 채널 효과가 감소된다.따라서, 더 높은 디바이스 성능이 실현될 수 있다.

대표청구항 ▼

CMOS 이미지 센서로서,전방 측부 및 상기 전방 측부에 반대편인 후방 측부를 가진 기판;상기 기판 내에 배치되고, 상기 후방 측부로부터 상기 기판으로 들어가는 방사선을 전기 신호로 변환하도록 구성된 P-N 접합 포토다이오드를 포함하는 픽셀 영역;상기 픽셀 영역의 주변에 배치되고, 상기 기판의 후방 측부로부터 상기 기판 내의 위치로 연장되는 제1 트렌치 격리 구조체; 및상기 제1 트렌치 격리 구조체 바로 위에 놓이는 상기 기판의 전방 측부에 배치되는 픽셀 디바이스를 포함하고,상기 픽셀 디바이스는, 상기 기판 위에 배치된 게이트 전극

CMOS 이미지 센서로서,전방 측부 및 상기 전방 측부에 반대편인 후방 측부를 가진 기판;상기 기판 내에 배치되고, 상기 후방 측부로부터 상기 기판으로 들어가는 방사선을 전기 신호로 변환하도록 구성된 P-N 접합 포토다이오드를 포함하는 픽셀 영역;상기 픽셀 영역의 주변에 배치되고, 상기 기판의 후방 측부로부터 상기 기판 내의 위치로 연장되는 제1 트렌치 격리 구조체; 및상기 제1 트렌치 격리 구조체 바로 위에 놓이는 상기 기판의 전방 측부에 배치되는 픽셀 디바이스를 포함하고,상기 픽셀 디바이스는, 상기 기판 위에 배치된 게이트 전극 및 상기 기판 내에 배치되고 상기 제1 트렌치 격리 구조체의 상부 표면에 도달하는 한쌍의 소스/드레인(S/D) 영역을 포함하고,상기 픽셀 디바이스는 소스 폴로워 트랜지스터, 리셋 트랜지스터, 또는 행 선택 트랜지스터인 것인, CMOS 이미지 센서.