최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0366830 (1989-06-15) |
우선권정보 | EP-0110267 (1988-06-28) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 3 인용 특허 : 7 |
A programmable logic array implemented with complementary insulated-gate field effect transistor technology and formed on a substrate employing a standard AND-OR structure and two non-overlapping clock phases uses diffused capacitors in a dummy row to model the worst case evaluation time of minterms
A programmable logic array employing non-overlapping first and second clock phases and comprising: AND plane means for realizing a plurality of minterms, said AND plane means receiving a plurality of input signals during the first clock phase and evaluating said minterms with said input signals duri
※ AI-Helper는 부적절한 답변을 할 수 있습니다.