최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | US-0728021 (1991-07-08) |
발명자 / 주소 |
|
출원인 / 주소 |
|
인용정보 | 피인용 횟수 : 7 인용 특허 : 47 |
A bit decoder for a memory array includes a decode NOR/OR circuit coupled to an output driver circuit. The decode NOR/OR circuit includes a plurality of input signals connected to respective input FET\s all of which are connected in parallel between a common source and a common drain node. One input
A BICMOS bit decoder circuit comprising: at least three input field-effect transistors (FETs) of a first conductivity type connected in parallel between first and second nodes; at least three input terminals, each of which is connected to a respective control gate of said at least three input FETs;
※ AI-Helper는 부적절한 답변을 할 수 있습니다.