최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | United States(US) Patent 등록 |
---|---|
국제특허분류(IPC7판) |
|
출원번호 | UP-0759309 (2007-06-07) |
등록번호 | US-7746141 (2010-07-19) |
우선권정보 | JP-2006-174766(2006-06-26) |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
인용정보 | 피인용 횟수 : 0 인용 특허 : 8 |
A delay circuit includes a delay time setting circuit to set a delay time of an output signal with respect to an input signal, a first transistor connected to an input terminal of the delay time setting circuit and configured to set a first voltage to the input terminal of the delay time setting cir
What is claimed is: 1. A delay circuit comprising: a delay time setting circuit to delay a signal input to an input terminal and output the signal as an output signal to an output terminal, wherein an output of a single first transistor is connected to an input of the delay time setting circuit to
※ AI-Helper는 부적절한 답변을 할 수 있습니다.