$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Method of using bonding ball array as height keeper and paste holder in semiconductor device package 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-021/50
  • H01L-021/60
  • H01L-023/00
출원번호 US-0539304 (2012-06-30)
등록번호 US-8722467 (2014-05-13)
발명자 / 주소
  • Shi, Lei
  • Lu, Aihua
  • Xue, Yan Xun
출원인 / 주소
  • Alpha & Omega Semiconductor, Inc.
대리인 / 주소
    Tsao, Chein-Hwa
인용정보 피인용 횟수 : 0  인용 특허 : 15

초록

A die attach method for a semiconductor chip with a back metal layer located at the back surface of the semiconductor chip comprises the steps of forming a bonding ball array including a plurality of bonding balls with a same height on a die attach area at a top surface of a die paddle; depositing a

대표청구항

1. A die attach method for a semiconductor chip including a back metal layer located at the back surface of the semiconductor chip comprising: forming a bonding bump array including a plurality of bonding bumps with a same height on a die attach area at a top surface of a die paddle;depositing a die

이 특허에 인용된 특허 (15)

  1. Ball, Michael B., Apparatus for routing die interconnections using intermediate connection elements secured to the die face.
  2. Lee, Cheonhee, Chip scale package having flip chip interconnect on die paddle.
  3. Lee, Cheonhee, Chip scale package having flip chip interconnect on die paddle.
  4. Lee, Shih-Chang; Weng, Gwo-Liang; Tai, Wei-Chang; Lee, Cheng-Yin, Flip chip package.
  5. Lu,Szu Wei; Tzou,Jerry, Interconnect structure for semiconductor package.
  6. Kwan, Kin Pui; Lau, Wing Him; Tsang, Kwok Cheung; Fan, Chun Ho; Mclellan, Neil, Leadless plastic chip carrier with etch back pad singulation and die attach pad array.
  7. Ball, Michael B., Method for routing die interconnections using intermediate connection elements secured to the die face.
  8. Shiu,Hei Ming; Chow,Wai Wong; Xu,Nan, Method of forming land grid array packaged device.
  9. Jiang, Hunt Hang, Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing.
  10. Oh, Yun-Jin; Han, Chang-Hoon; Lee, Kwang-Ryul; Kim, Hyoung-Suk, Printed circuit board and semiconductor package including the same.
  11. Sohn, Eun Sook, Semiconductor device having improved contact interface reliability and method therefor.
  12. Lee, Jae Soo; Kim, Geun Sik; Alvarez, Sheila; Quiazon, Robinson; Goh, Hin Hwa; Dahilig, Frederick, Semiconductor flip chip package having substantially non-collapsible spacer.
  13. Kim, Youn Sang; Kim, Bong Chan; Kim, Yoon Joo, Semiconductor package.
  14. Lee Chun-Chi,TWX ; Lo Kuang-Lin,TWX ; Chou Kuang-Chwn,TWX ; Chen Shih-Chih,TWX, Stacked structure of semiconductor package.
  15. Camacho, Zigmund Ramirez; Bathan, Henry Descalzo; Punzalan, Jeffrey D.; Tay, Lionel Chien Hui, Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로