초록 ▼

초박막 ONO(산화막-질화막-산화막) 게이트 휴전박을 갖는 MONOS 기억소자는 MNOS 구조가 갖는 스케일 다운 한계를 극복하기 위해 제안되었으며, 구조가 간단하고 제조공정이 단순하며, 경제성이 뛰어나고 기존의 CMOS 공정을 그대로 적용할 수 있어 저전압, 고집적의 NVSM(nonvolatile semiconductor memory)을 실현시킬 수 있는 EEPROM(electrically erasable and programmable read only memory)으로 기대되고 있다. MONOS NVSM에서 ONO 유전막이 유효

초박막 ONO(산화막-질화막-산화막) 게이트 휴전박을 갖는 MONOS 기억소자는 MNOS 구조가 갖는 스케일 다운 한계를 극복하기 위해 제안되었으며, 구조가 간단하고 제조공정이 단순하며, 경제성이 뛰어나고 기존의 CMOS 공정을 그대로 적용할 수 있어 저전압, 고집적의 NVSM(nonvolatile semiconductor memory)을 실현시킬 수 있는 EEPROM(electrically erasable and programmable read only memory)으로 기대되고 있다. MONOS NVSM에서 ONO 유전막이 유효두께 100${\AA}$ 이하로 스케일 다운됨에 따라 유전막의 조성변화로 인한 트랩특성 변화 및 장벽 높이가 변화되어 소자의 기억특성 및 동작특성에 중대한 영향을 미칠 것으로 예상된다. 그러나, ONO 유전막의 초박막화에 따른 유전막의 특성 변화에 대한 정확한 조사와 규명은 아직까지 체계적으로 이루어져 있지 못하다. 따라서, 본 연구에서는 저전압, 고집적용 NVSM을 위한 초박막 ONO 적층 게이트 유전막을 제작하고 초박막화에 따른 각각의 막과 계면에서의 조성 분포와 결합상태를 분석하였다. 질화막 벌크와 질화막-블로킹 산화막 계면에서 기억트랩의 분포, 밀도, 포획단면적을 조사하여 화학결합 상태와의 관계를 규명하였으며 MONOS 구조에서의 기억전하 전송기구를 밝히고 질화막의 두께에 따른 스위칭, 기억유지 등의 기억특성을 조사하였다.
적층구조의 초박막화에 따른 구성 원소의 깊이 분포와 결합상태 및 변화를 조사하기 위해서 AES 분석을 하고 계면과 각 막의 정확한 두께 결정을 위해서 XTEM을 사용하였다. 터널 산화막은 질화막 증착에 의해 질화 되었으며, 블로킹 산화막 형성에 의해 질화막도 산화되었다. 초박막 ONO 유전막은 $SiO_2$/산소가 많은 $SiO_xN_y$/질소가 많은 $SiO_xN_y$/산소가 많은 $SiO_xN_y$의 4중 구조로 조사되었다. 질화막과 블로킹 산화막 계면에서 관찰된 $SiO_xN_y$ 상의 존재는 기억특성에 기여하는 계면트랩의 근원으로 얇은 질화막에도 불구하고 낮은 프로그램 전압에 대해 큰 기억창을 갖는다.

Abstract ▼

MONOS(metal-oxide-nitride-oxide-semiconductor) structure with an ultrathin ONO(oxide-nitrideoxide) gate dielectric, which was proposed to overcome the scale-down limit of MNOS(metalnitride-oxide-semiconductor), is compatible with CMOS process technology and offers advantages in simple structure, sim

MONOS(metal-oxide-nitride-oxide-semiconductor) structure with an ultrathin ONO(oxide-nitrideoxide) gate dielectric, which was proposed to overcome the scale-down limit of MNOS(metalnitride-oxide-semiconductor), is compatible with CMOS process technology and offers advantages in simple structure, simple fabrication process and low cost per bit. MONOS device is expected to become the most ideal EEPROM for low-voltage, high-density NVSM(nonvolatile semiconductor memory). When MONOS NVSM is scaled down below the oxide equivalent thickness of 100${\AA}$, it is thought that the memory cbaracteristics and operating properties may be affected due to the compositional changes of dielectric layer as well as the changes of trap properties and barrier heights. The variation of aNa dielectric properties with scale-down was not systematically investigated and also not fully understood. In this study, the ultrathin aNa gate dielectrics for low-voltage, high-density, scaled MONOS NVSM were grown and the distribution of composition and bonding states at each layers and interfaces were investigated with scale-down. The distribution. density, capture cross section of memory traps at the nitride bulk and the nitrideblocking oxide interface were investigated and examined its correlations with chemical bonding states. The charge iniection mechanism of MONOS structure was determined and its memory characteristics such as switching and retention with nitride thickness were investigated.
The depth profiles of compositions, bonding states of stacked films and its changes followed by scale down of film were analyzed by AES. The tunnel oxide was nitrided during nitride deposition and the nitride layer was oxidized by formation of blocking oxide. It was proved that the ultrathin aNa dielectric was made up of four distinct layers such as $SiO_2$,(upper part of blocking oxidel/Or-rich $SiO_xN_y$(Iower part of blocking oxide)/N-rich $SiO_xN_y$(nitride)/O-rich $SiO_xN_y$(tunnel oxide). The $SiO_xN_y$ phase being observed at the nitride-blocking oxide interface acts as the origin of interface traps that contribute to memory characteristics. Therefore, it gives a large memory window for low programming voltage in spite of decrease in the nitride thickness.

목차 Contents

• 표지...1
• 목차...2
• 제출문...3
• 연구계획서 요약...4
• 연구결과 요약문...5
• PROJECT SUMMARY...6
• 나. 서론...7
• 다. 연구방법 및 이론...9
• 1) MONOS 기억소자의 트랩 모델...9
• 2) 질화막 벌크 블로킹 산화막-질화막 계면의 트랩 밀도 결정...10
• 3) 질화막-블로킹 산화막 계면트랩의 포회기단면적 결정...10
• 4) 전하주입 기구...11
• 5) MONOS 기억소자의 신뢰도...12
• 6) 소자제작...12
• 7) 초박막 ONO 유전막의 특성 조사...14
• 8) 스위칭 특성 및 기억유지 특성 측정...15
• 9) I-V 특성 측정...16
• 10) 절연파괴 특성...17
• 라. 결과 및 고찰...17
• 1) ONO 유전막의 두께를 결정하기 위한 XTEM 분석...17
• 2) ONO 유전막의 Si LVV 2차 미분 Auger 스펙트럼...18
• 3) ONO 유전막의 깊이 분포 및 결합상태...22
• 4) ONO 유전막의 TOP-SIMS 깊이 분포...25
• 5) AFM 표면 거칠기 분석...26
• 6) 절연파괴 특성...27
• 7) 스위칭 특성...31
• 8) 기억트랩 밀도 결정...33
• 9) 질화막-블로킹 산화막 계면트랩의 포획단면적 결정...34
• 10) 기억유지 특성...35
• 11) 전하주입 기구...37
• 마. 결론...37
• 바. 인용문헌...39
• 논문발표목록서...41
• 자체평가서...42