선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기주관연구기관 | 한국전자통신연구원 Electronics and Telecommunications Research Institute |
---|---|
연구책임자 | 이시우 |
참여연구자 | 이청 , 최희석 |
발행국가 | 대한민국 |
언어 | 한국어 |
발행년월 | 1992-02 |
등록번호 | TRKO200500015942 |
DB 구축일자 | 2013-04-18 |
반도체 선 폭이 서브마이크론(1um)단위 이하의 초고집적회로 제조시 금속배선 공정의 중요성이 점점 증대되고 있다. 따라서 실리콘 소자의 배선에서 층덮힘(Step coverage)과 신뢰도를 만족시키는 새로운 금속화 공정이 요구되고 있다. 텅스텐 증착시 텅스텐이 실리콘 층으
※ AI-Helper는 부적절한 답변을 할 수 있습니다.