초록 ▼

∘ 차세대 Si, III-V 계 반도체 소자의 반도체 물질에 대한 원자층 식각 공정조건 확립 및 소자 특성 측정 분석
: High-k gate dielectric 물질의 원자층 식각 조건을 확립하고 하부층과의 식각 선택비 조사.
: III-V channel 소자의 경우 channel 층 물질의 원자층 식각 조건을 확립하고 gate dielectric 물질과의 식각 선택비 조사
∘ Graphene/양자점 등을 이용하는 다양한 나노소자의 원자층 식각 공정확립 및 소자 제작
: 차세대 물질로 주목받고 있는 graph

∘ 차세대 Si, III-V 계 반도체 소자의 반도체 물질에 대한 원자층 식각 공정조건 확립 및 소자 특성 측정 분석
: High-k gate dielectric 물질의 원자층 식각 조건을 확립하고 하부층과의 식각 선택비 조사.
: III-V channel 소자의 경우 channel 층 물질의 원자층 식각 조건을 확립하고 gate dielectric 물질과의 식각 선택비 조사
∘ Graphene/양자점 등을 이용하는 다양한 나노소자의 원자층 식각 공정확립 및 소자 제작
: 차세대 물질로 주목받고 있는 graphene은 물리적, 전기적 특성이 우수해현재 많은 연구가 진행되고 있음. 또한, graphene은 layer 수에 따라 그 특성이 크게 변하기 때문에 layer control 기술이 매우 중요함. 하지만 기존의 식각 방식으로는 layer 수를 control 할 수 없음. 따라서 graphene-only의 소자로 제작 되기 위해서는 원자층 식각 공정이 필수적임.
: 양자점 소자의 경우도 표면이 부피보다 많고 수개의 원자층으로 이루어지므로 이에 대한 무손상식각 및 원자수준의 정확한 식각기술을 도입하여 무손상의 균일한 양자점을 지니는 소자제작을 하고자함. 이외에 다양한 나노 소자의 응용기술을 개발.
∘ 원자층 식각 장치를 위한 원자층 식각 소스 개발
: 저에너지 이온, 고밀도 flux를 구현할 수 있는 대면적 무손상 플라즈마소스의 구현
: 열에너지 소스 등 플라즈마 이외 원자층 식각 소스에 대한 적용 가능성 확인 및 적용 가능한 소스의 제작

Abstract ▼

Development of atomic layer etching technology and its application to next generation nano-device fabrication technology
∘ Precise etching of SI, III-V semiconductor material for next generation semiconductor device fabrication and device characterization.
: Solve the problem related to the et

Development of atomic layer etching technology and its application to next generation nano-device fabrication technology
∘ Precise etching of SI, III-V semiconductor material for next generation semiconductor device fabrication and device characterization.
: Solve the problem related to the etch selectivity and damage for next generation Si, III-V-based devices which is related to the
thin thickness of materials to be etched (3~5nm).
∘ Fabrication of graphene/quantum dot devices using atomic layer etching.
: Application to the etching of graphene, quantum dot, etc. and, the fabrication and characterization of graphene-only devices and
quantum dot devices
∘ Development of optimized atomic layer etching source.
: Development of plasma sources with low ion energy and high density plasma / heating source for optimized atomic layer etching.
∘ Precise etching of SI, III-V semiconductor material for next generation semiconductor device fabrication and device
characterization.
: Investigation of etch selectivity by the application of atomic layer etching of high-k gate dielectric of nanodevices and by the
measuring the etch selectivity to under layers.
: Application of atomic layer etching to channel materials of III-V devices and investigation of etch selectivity to gate dielectrics.
∘ Fabrication of graphene/quantum dot devices using atomic layer etching.
: Graphene shows semiconductor, metallic characteristics depending on the number of layers. Using the atomic layer etching, the
deposited layers will be etched layer-by-layer selectively and graphene-only devices will be fabricated and their characteristics
will be investigated.
: For quantum dot devices, the no-damaged and well-aligned quantum dots will be fabricated by atomic layer etching and the
device characteristics will be investigated. In addition, atomic layer etching will be applied to various other nano-device fabrication.
∘ Development of optimized atomic layer etching source.
: Development of a plasma source with low ion energy and high density plasma.
: Other sources such as heating source, etc. for optimized atomic layer etching.
∘ Indispensable technology for top-down and bottom-up hybrid nano-device fabrication such as graphene-only devices, quantum dot devices which can replace current silicon-based devices.
∘ In addition, provide possibility in the fabrication of more precise/no damage nano-devices having complicated structures.

목차 Contents

• 표지 ... 1
• 제출문 ... 2
• 보고서 요약서 ... 3
• 요약문 ... 5
• SUMMARY ... 11
• CONTENTS ... 13
• 목차 ... 14
• 제 1 장 연구개발과제의 개요 ... 14
• 제 2 장 국내외 기술개발 현황 ... 15
• 제 3 장 연구개발수행 내용 및 결과 ... 16
• 제 4 장 목표달성도 및 관련분야에의 기여도 ... 22
• (1) 연구개발의 최종목표 ... 23
• (2) 연차별 연구개발 목표 및 내용 ... 23
• (3) 계획대비 달성도(선정시 제시된 연구목표) ... 25
• (4) 위 연구목표(총연구기간)에서 중요도 순으로 4-5개 목표 추출 및 가중치 부여 ... 26
• 제 5 장 연구개발결과의 활용계획 ... 26
• 1. 저손상 gate recess 공정에서의 응용 가능성 ... 26
• 2. 차세대 반도체 소자 2차원계 물질의 식각공정에 응용 가능성 ... 26
• 제 6 장 연구개발과정에서 수집한 해외과학기술정보 ... 27
• 제 7 장 참고문헌 ... 27