초록 ▼

1. 실적
가. 연구개발 필요성, 목표 및 평가의 착안점, 기준
□ 반도체 후공정에서는 기존 Wire bonding기반의 패키지 공정으로는 대응이 어려워지므로 새로운 TSV(Through Silicon Via, 실리콘 관통 전극)기반의 패키지 기술이 주목받고 있음
□ TSV를 이용한 패키지 공정을 구현하면 Chip들 간의 신호를 주고받는 길이가 짧아져 고속의 Interface구현이 가능하고, 여러 개의 Chip을 3차원으로 수직적층 가능하므로 고용량, 저소비전력, 고속처리 및 소형화가 가능한 반도체 Device 제조

1. 실적
가. 연구개발 필요성, 목표 및 평가의 착안점, 기준
□ 반도체 후공정에서는 기존 Wire bonding기반의 패키지 공정으로는 대응이 어려워지므로 새로운 TSV(Through Silicon Via, 실리콘 관통 전극)기반의 패키지 기술이 주목받고 있음
□ TSV를 이용한 패키지 공정을 구현하면 Chip들 간의 신호를 주고받는 길이가 짧아져 고속의 Interface구현이 가능하고, 여러 개의 Chip을 3차원으로 수직적층 가능하므로 고용량, 저소비전력, 고속처리 및 소형화가 가능한 반도체 Device 제조 가능하고, 이종 Chip간에도 연결 가능하므로 반도체 One Chip이 용이하게 됨
□ 기존의 Al₂O₃ 플레이트는 낮은 열전도도 특성으로 인해 칩, 웨이퍼의 균일한 본딩이 어려운 문제가 부각되어 보다 높은 열전도도를 갖는 세라믹인 A1N을 사용한 플레이트 개발이 중요한 것으로 부각되었으나 A1N의 상압소결 시 발생 하는 휨, 크랙, 변색 등의 문제점을 해결해야 함
□ 경제성과 물성을 고려한 반도체 TSV 공정용 대면적 A1N 플레이트 개발을 위해 기존의 A1N 가압소결 방식이 아닌 상압소결 방식으로 개발하고자 하며 이를 위해 A1N 과립분말 조성 개발과 CIP 성형, 탈지, 소결 및 A1N 플레이트와 웨이퍼의 균일한 밀착을 위한 가공 기술을 개발을 하고자 함
□ 이에 제품화를 위한 주요사양은 아래와 같은 지표로 선정하였음
• 열전도도 : 140W/mk 이상 (25℃)
• 소결밀도 : 3.25 g/cm³
• 곡강도 : 400 MPa
• 온도균일도 : ±2.5℃ (50℃)
• A1N 플레이트 크기 및 공차 : 330x320x5 (가로x세로x두께)
(가로, 세로공차: ±0.05mm, 두께공차: ±0.02mm)
• 평탄도 : 30㎛ 이하
• 표면조도(Ra) : 0.6㎛ 이하

(출처 : 본문 1. 실적 2p)

목차 Contents

• 표지 ... 1
• 1. 실적 ... 2
• 가. 연구개발 필요성, 목표 및 평가의 착안점, 기준 ... 2
• 나. 연구범위 및 연구수행 방법 ... 3
• 다. 연구수행 내용 및 결과 ... 4
• 라. 연구개발목표의 달성도 ... 19
• 마. 연구성과 ... 20
• 바. 구매금액이 3천만원 이상인 기자재 구매현황 ... 23
• 사. 기대성과 및 연구개발결과의 활용방안 ... 23
• 아. 연구비 집행실적 ... 24
• 자. 연구수행에 따른 문제점 및 개선방향 ... 24
• 차. 중요 연구변경 사항 ... 24
• 카. 그 밖에 건의하고 싶은 사항 ... 25
• 2. 계획 ... 26
• 가. 국내외 관련분야의 환경변화 ... 26
• 나. 연구개발 목표달성도 및 내용 ... 27
• 다. 연구추진내용 및 활용가능성 ... 28
• 라. 연구평가시 착안점 및 척도 ... 29
• 마. 참여연구원 현황 ... 29
• 바. 그 밖에 주요 변경사항 ... 30
• 사. 연구비 소요명세서 ... 30
• 끝페이지 ... 30