보고서 정보
주관연구기관 |
포항공과대학교 Pohang University of Science and Technology |
연구책임자 |
김병섭
|
보고서유형 | 최종보고서 |
발행국가 | 대한민국 |
언어 |
한국어
|
발행년월 | 2018-06 |
과제시작연도 |
2017 |
주관부처 |
과학기술정보통신부 Ministry of Science and ICT |
등록번호 |
TRKO201900023498 |
과제고유번호 |
1711052345 |
사업명 |
개인기초연구(미래부) |
DB 구축일자 |
2020-08-08
|
키워드 |
시스템 인 패키지.실리콘 인터포저.저전력 초고속 인터커넥트.회로설계.융합 솔루션.채널-회로 설계자동화.시스템-인터커넥트 분석.TSV.Heterogeneous Integration.System-in-package.silicon interposer.through-silicon-via.low power ultra high speed interconnect.circuit design.cross-layer solution.channel-circuit CAD.system-interconnect analysis.process-circuit optimization.
|
초록
▼
연구의 목적 및 내용
본 연구에서는 3D System-in-Package (SiP)에 다양한 계층의 기술들을 통합적으로 연구하여 차세대 저전력 초고속 인터커넥트에 필요한 기술들을 개발하고 이를 다양한 응용분야에 활용하는 연구를 수행한다.
최근 들어 기존 인터커넥트의 한계를 극복할 수 있는 기술로서 실리콘인터포저 (SI)기반의 SiP기술이 주목받고 있으나, SiP를 효율적으로 활용하기 위해서는 다양한 기술들이 종합적으로 연구되지 못하고 있다.
따라서, 본 연구에서는 저전력 고속회로 설계기법과 다양한 기술의 통합
연구의 목적 및 내용
본 연구에서는 3D System-in-Package (SiP)에 다양한 계층의 기술들을 통합적으로 연구하여 차세대 저전력 초고속 인터커넥트에 필요한 기술들을 개발하고 이를 다양한 응용분야에 활용하는 연구를 수행한다.
최근 들어 기존 인터커넥트의 한계를 극복할 수 있는 기술로서 실리콘인터포저 (SI)기반의 SiP기술이 주목받고 있으나, SiP를 효율적으로 활용하기 위해서는 다양한 기술들이 종합적으로 연구되지 못하고 있다.
따라서, 본 연구에서는 저전력 고속회로 설계기법과 다양한 기술의 통합을 통해 차세대 인터커넥트 실현에 필요한 핵심기술을 개발하고 이를 다양한 분야에 활용하는 연구를 한다. 이를 위해 본 연구에서는 다양한 기술들의 통합적 연구를 통해 1) SI제작에 필요한 공정기술을 개발하고, 2) SI를 수학적으로 분석하고, 이를 바탕으로 3) SI에 적합한 고속 저전력 회로 기술을 개발하고, 이에 필요한 4) 설계자동화 기법을 연구하여, 공정, EM, 모델링, 및 회로설계와 같이 서로 다른 디자인 계층들에 대한 이해와 공동 최적화를 통해 저전력 초고속 차세대 인터커넥트의 현실화를 위한 기술을 확보한다.
연구결과
지난 3년간 본 연구진은 기존의 연구계획대로 후속 연구를 진행하여 선행 연구에서 확보한 1)공정, 2)모델링, 3)회로설계, 4)설계자동화기술을 심화시키고 통합하여 차세대 인터커넥트 실현에 필요한 핵심기술연구를 수행하였다. 공정 연구에서는 TSV 공정기술 확립하였다. 이를 통해 SI 인터포저를 이용한 3차원의 집적회로 구성과 이에 대한 분석 및 응용이 가능하게 되었다. 모델링 연구에서는 기존의 확보된 SI의 모델을 확장 및 심화하여 differential SI 인터커텍트를 간략하게 묘사할 수 있는 수학적 모델을 유도하였고, 연구결과는 관련저널인 IEEE TCAS-I에 게재되었다. SI 회로설계 연구에서는 Coefficient-Error-Robust FFE 회로의 보완하여 SI 인터포저에 적합한 최적의 저전력 구동회로를 개발하였다. 본 연구 결과는 회로분야의 가장 권위 있는 논문지인 IEEE JSSC에 게재되었다.
더불어 인터포저에 적합한 채널 임피던스와 수신단의 임피던스에 자동적으로 적응할 수 있는 송신기 개발에 대한 연구를 추가 수행하여 IEEE Symposium on VLSI Circuits에 발표하였으며, 2017년 반도체설계대전에서 특허청장상(금상)을 수상하였다. 설계자동화 연구에서는 SI 인터포저의 최적 FFE 계수를 빠르고 쉽게 계산하는 방법을 개발하여 관련분야 최고 학회인 IEEE/ACM ICCAD에 그 결과를 발표하였다.
연구결과의 활용계획
본 연구에서 확보된 SI공정기술, SI 모델, SI회로설계, 인터커넥트 설계자동화 기술은 일반적으로 반도체에서 크게 문제가 되고 있는 인터커넥트의 속도와 전력소모의 한계를 극복하게 하기 때문에 한국의 주력산업인 DRAM, Flash Memory, Application Processor와 같은 고성능 반도체산업의 미래경쟁력을 확보하는데 기여할 수 있다. 또한, 본 연구에서 확보하고자 하는 SiP 집적기술은 나날이 발전하고 있는 웨어러블 스마트 전자기기, 스마트폰등의 휴대용 전자기기를 IC처럼 소형화하고 전력효율을 향상시켜 주며, 의료용 부착센서기술을 초소형으로 집적하여 차세대 의료IT기기에 적용될 수 있다.
(출처 : 요약문 4p)
Abstract
▼
Purpose&contents
This research focuses circuits and cross-layer design of the next generation low power and ultra-high speed interconnects for 2.5D IC system-in-package using silicon interposer technology. Unlike the previous approaches from one design layer, our study focuses on understanding an
Purpose&contents
This research focuses circuits and cross-layer design of the next generation low power and ultra-high speed interconnects for 2.5D IC system-in-package using silicon interposer technology. Unlike the previous approaches from one design layer, our study focuses on understanding and co-optimization of various design layers such as process, EM, modeling, and circuits. Through this methodologies and innovations, we aims for low-power and ultra-high speed interconnects.
Result
For the last three years, we conducted research on 1) fabrication of SI interposer, 2) mathematical modeling of SI interposer, 3) circuits suitable for SI interposer, 4) design automation for interconnect design. In study of fabrication of SI interposer, we achieved the fabrication technology for through-silicon-via. It is possible to construct 3D ICs using SI interposer and to analyze them. In study of modeling, we derived a simple and accurate mathematical model of differential interconnects on SI interposer.
The result was published in IEEE TCAS-I. In study of circuits, we developed a new coefficient-error-robust feed forward equalizing (FFE) transmitter, which improves robustness and power consumption of SI interposer I/O circuits. The results was printed in IEEE JSSC which is the top journal in the circuit design field. We also developed a new FFE transmitter, which can adapt to various impedances of channels and receivers. The proposed transmitter, is suitable for SI interposer and also reduces power consumption of SI interposer I/O circuit. The result was presented at IEEE VLSI circuits in 2017, and also awarded gold prize at Korean Semiconductor Design Contest. In study of design automation, we developed a new simple and fast method to calculate accurate FFE coefficients. The result was presented at IEEE/ACM ICCAD which is the top conference in the design automation field.
Expected Contribution
The achieved technology such as fabrication techniques for silicon interposer, modeling of silicon interposer, design automation technique for interconnects are the key enablers to overcome the limitation of the power consumption and speed of interconnects. Hence, these technologies will strengthen the major high-performance semiconductor industry such as DRAM, Flash Memory, and Application Processor.
Also, the silicon interposer integration technology can improve power efficiency of wearable smart electronics, miniaturize portable electronics, allows to integrate medical devices into tiny area enabling new medical IT technology.
(출처 : SUMMARY 5p)
목차 Contents
- 표지 ... 1
- 목차 ... 2
- 연구계획 요약문 ... 3
- 연구결과 요약문 ... 4
- 한글요약문 ... 4
- SUMMARY ... 5
- 연구내용 및 결과 ... 6
- 1. 연구개발과제의 개요 ... 6
- 2. 국내외 기술개발 현황 ... 8
- 3. 연구수행 내용 및 결과 ... 9
- 4. 목표달성도 및 관련분야에의 기여도 ... 16
- 5. 연구결과의 활용계획 ... 21
- 6. 연구과정에서 수집한 해외 과학기술정보 ... 21
- 7. 주관연구책임자 대표적 연구실적 ... 22
- 8. 참고문헌 ... 23
- 9. 연구성과 ... 23
- 10. 국가과학기술지식정보서비스에 등록한 연구시설‧장비 현황 ... 34
- 11. 연구개발과제 수행에 따른 연구실 등의 안전조치 이행실적 ... 34
- 12. 기타사항 ... 34
- [별첨1] 대 표 연 구 실 적 ... 35
- [별첨2] 세부 목표 관련 증빙 ... 48
- 끝페이지 ... 56
※ AI-Helper는 부적절한 답변을 할 수 있습니다.