초록 ▼

□ 연구개요
ㅇ 본 연구의 목표는 (1) 원자층증착공정 SrTiO₃ 기반 커패시터 개발 및 (2) Al 도핑을 통한 SrTiO₃ 기반 커패시터 특성 개선이다.
ㅇ DRAM의 필수 구성 요소인 커패시터는 소자의 크기가 점차 작아짐에 따라 정전용량 확보가 어려워지고 있으며, 이에 따라 고유전율과 고절연 특성을 동시에 만족하는 유전막 공정 기술의 개발이 중요해지고 있다. 본 연구에서는 대표적인 고유전물질로 알려진 SrTiO₃의 원자층증착공정기술 개발과 커패시터 특성 평

□ 연구개요
ㅇ 본 연구의 목표는 (1) 원자층증착공정 SrTiO₃ 기반 커패시터 개발 및 (2) Al 도핑을 통한 SrTiO₃ 기반 커패시터 특성 개선이다.
ㅇ DRAM의 필수 구성 요소인 커패시터는 소자의 크기가 점차 작아짐에 따라 정전용량 확보가 어려워지고 있으며, 이에 따라 고유전율과 고절연 특성을 동시에 만족하는 유전막 공정 기술의 개발이 중요해지고 있다. 본 연구에서는 대표적인 고유전물질로 알려진 SrTiO₃의 원자층증착공정기술 개발과 커패시터 특성 평가, 그리고 Al 도핑을 통한 누설전류 감소 기술 개발을 수행하였다.

□ 연구 목표대비 연구결과
ㅇ목표: 원자층증착공정 SrTiO₃ 기반 커패시터 개발
ㅇ결과:
1. 낮은 불순물 함량의 SrTiO₃ 박막의 원자층증착 공정 개발
- SrO, TiO₂, SrTiO₃ ALD 공정 기술
- Sr-Ti-O 박막의 양이온 조성 제어 기술
- SrTiO₃ 박막의 perovskite 결정화 기술
2. Au/SrTiO₃/TiN 구조의 평판 커패시터 개발

ㅇ목표: Al 도핑을 통한 SrTiO₃ 기반 커패시터 특선 개선
ㅇ결과:
1. Al 도핑을 위한 Al₂O₃ 원자층 증착 공정 개발
- 아세톤을 이용한 낮은 증착속도의 Al₂O₃ ALD 공정기술
2. Au/Al 도핑 SrTiO₃/TiN 구조의 평판 커패시터 개발
- 누설전류 약 (하부전극) 100배, (상부전극) 10000배 감소

□ 연구개발성과의 활용 계획 및 기대효과(연구개발결과의 중요성)
ㅇ DRAM은 PC, 노트북, 모바일 기기의 유일한 working 메모리로써 대체 가능한 후보 메모리조차 불분명한 상황이며, 미래 핵심 산업이 될 인공지능, 자율주행자동차, 클라우드 서버 등 대부분의 분야에서 DRAM의 수요는 가파르게 증가하고 있다. 본 연구 개발을 통해 한 걸음 다가간 누설전류 특성이 향상된 Al 도핑 SrTiO₃ 박막의 원자층증착공정 기술은 기존의 ZrO₂ 기반 유전막 공정을 대체하고 10 nm 급 DRAM 소자 개발을 앞당길수 있는 후보기술이며, Al 도핑 기술은 DRAM 커패시터 뿐만 아니라 MOSFET, 차세대 메모리, 센서 등 대부분의 박막 공정에 다양하게 활용될 수 있다. 본 연구 성과는 장기적으로 국내 반도체 산업에서 대기업 뿐만 아니라 2차, 3차 소재-부품-장비 기업에도 높은 영향을 미칠 것으로 예상된다.

(출처 : 연구결과 요약문 2p)

목차 Contents

• 표지 ... 1
• 연구결과 요약문 ... 2
• 목차 ... 3
• 1. 연구개발과제의 개요 ... 4
• (1) 연구개발의 목적 ... 4
• (2) 연구개발의 필요성 ... 4
• (3) 연구자가 수행하고자 했던 가설 ... 4
• (4) 연구 범위 ... 4
• 2. 연구개발과제의 수행 과정 및 수행 내용 ... 5
• 3. 연구개발과제의 수행 결과 및 목표 달성 수준 ... 11
• 1) 정성적 연구개발성과(연구개발결과) ... 11
• 2) 세부 정량적 연구개발성과 ... 11
• 3) 목표 달성 수준 ... 11
• 4) 목표 미달 시 원인 분석 ... 12
• 4. 연구개발성과의 관련 분야에 대한 기여 정도(연구개발결과의 중요성) ... 12
• 5. 연구개발성과의 관리 및 활용 계획 ... 12
• 6. 참고문헌 ... 13
• [붙임1] 세부 정량적 연구개발성과 ... 14
• 끝페이지 ... 14