본 논문은 Double-Gate (DG) MOSFET 소자 특성 모델링과 양자 효과 특성을 분석하여 앞으로 구현될 소자 구조의 최적화에 관한 연구를 수행하였다.
DG MOSFET은 10 nm 급 이하의 극미세 소자를 구현하기 위해 제안된 새로운 소자들 중에서 공정이 비교적 간단하고 기존의 planar-bulk MOSFET에 비해 ...
본 논문은 Double-Gate (DG) MOSFET 소자 특성 모델링과 양자 효과 특성을 분석하여 앞으로 구현될 소자 구조의 최적화에 관한 연구를 수행하였다.
DG MOSFET은 10 nm 급 이하의 극미세 소자를 구현하기 위해 제안된 새로운 소자들 중에서 공정이 비교적 간단하고 기존의 planar-bulk MOSFET에 비해 SCE 특성이 개선된 소자이다. 이 소자는 채널 양쪽에 게이트가 존재하여 채널을 효과적으로 제어하며, 얇은 실리콘 film 두께에 의하여 “volume inversion”과 같은 특성을 갖는다.
본 논문에서 개발한 소자 모델링 시뮬레이션 결과에 따르면 long channel 소자의 특성을 균일하게 유지하기 위하여 symmetric 소자에서는 Tsi, asymmetric 소자에서는 Tsi와 Tox의 공정을 tight하게 제어해야 한다. 또한 short channel 소자의 특성은 characteristic scaling length λ에 의하여 영향을 받게 되며, 이 λ 값은 Tsi와 Tox의 값이 커짐에 따라 증가하기 때문에 SCE가 심해지는 특성을 보여준다. 특히 asymmetric 소자의 경우는 symmetric 소자에 비하여 Tox의 값에 의한 λ 의존성이 크기 때문에 Tox fluctuation에 대한 제어가 요구된다.
채널 영역에 양자 효과를 고려한 경우의 소자 특성 변화는 다음과 같다. 먼저 long channel 소자인 경우에는 기존의 planar-bulk MOSFET에서와 같은 Vth positive shift 현상이 나타나는데, 이는 채널/산화막 경계에서 quantum mechanics (QM)에 의한 결과로서 Tsi가 감소함에 따라 그 영향은 더욱 커진다. 반면에 Short channel 소자에서의 양자 효과는 Vth negative shift 특성이 보인다. 이는 QM에 의하여 채널 중간에서의 캐리어 농도가 증가하고 이 부분이 게이트로부터 떨어져 있어서 게이트의 제어 능력을 약화시키므로 소스/드레인의 carrier spill over가 증가하는 것으로써 Tsi가 감소함에 따라 이러한 현상은 더욱 커진다. 그러나 short channel asymmetric DG MOSFET의 경우에는 채널이 symmetric 소자에 비해 n+ 게이트 쪽에 존재하기 때문에 게이트가 채널을 제어하기 쉬워지므로 negative Vth shift 특성이 약해져 positive Vth shift 특성이 보이게 된다. 또한 양자 효과를 고려한 경우에는 게이트가 채널을 제어하기 힘들어지므로 DIBL과 SS 같은 SCE 특성이 열화되고 이러한 SCE 특성 열화는 Tsi가 증가함에 따라 더욱 심화되므로 short channel DG MOSFET 소자에서는 thin body 구조가 요구된다.
Short channel 소자 구조에서는 소스/드레인과 게이트 사이의 overlap 영역 저항에 의하여 소자 특성이 열화된다. 본 논문에서는 이러한 특성 열화를 최소화 하기 위하여 소스/드레인의 lateral doing profile을 변화시키면서 시뮬레이션하여 SCE와 extrinsic resistance 사이의 trade-off를 설명하고 적절한 overlap 값을 추출하였다. 채널 영역에 양자 효과를 고려하면 소스/드레인으로부터의 carrier spill over가 증가하여 SCE 특성이 심화되므로 classical 경우에 비해 overlap 값이 증가하게 된다.
본 논문에서 DG MOSFET의 특성을 분석한 결과 낮은 기판 농도와 thin body 구조의 short channel DG MOSFET에서 SCE와 Vth fluctuation 특성 열화에 의한 대비로 공정시 Tsi와 Tox의 균일성 제어 능력이 요구되며, 적절한 길이의 소스/드레인과 게이트 사이의 overlap 값이 요구된다.
본 논문은 Double-Gate (DG) MOSFET 소자 특성 모델링과 양자 효과 특성을 분석하여 앞으로 구현될 소자 구조의 최적화에 관한 연구를 수행하였다.
DG MOSFET은 10 nm 급 이하의 극미세 소자를 구현하기 위해 제안된 새로운 소자들 중에서 공정이 비교적 간단하고 기존의 planar-bulk MOSFET에 비해 SCE 특성이 개선된 소자이다. 이 소자는 채널 양쪽에 게이트가 존재하여 채널을 효과적으로 제어하며, 얇은 실리콘 film 두께에 의하여 “volume inversion”과 같은 특성을 갖는다.
본 논문에서 개발한 소자 모델링 시뮬레이션 결과에 따르면 long channel 소자의 특성을 균일하게 유지하기 위하여 symmetric 소자에서는 Tsi, asymmetric 소자에서는 Tsi와 Tox의 공정을 tight하게 제어해야 한다. 또한 short channel 소자의 특성은 characteristic scaling length λ에 의하여 영향을 받게 되며, 이 λ 값은 Tsi와 Tox의 값이 커짐에 따라 증가하기 때문에 SCE가 심해지는 특성을 보여준다. 특히 asymmetric 소자의 경우는 symmetric 소자에 비하여 Tox의 값에 의한 λ 의존성이 크기 때문에 Tox fluctuation에 대한 제어가 요구된다.
채널 영역에 양자 효과를 고려한 경우의 소자 특성 변화는 다음과 같다. 먼저 long channel 소자인 경우에는 기존의 planar-bulk MOSFET에서와 같은 Vth positive shift 현상이 나타나는데, 이는 채널/산화막 경계에서 quantum mechanics (QM)에 의한 결과로서 Tsi가 감소함에 따라 그 영향은 더욱 커진다. 반면에 Short channel 소자에서의 양자 효과는 Vth negative shift 특성이 보인다. 이는 QM에 의하여 채널 중간에서의 캐리어 농도가 증가하고 이 부분이 게이트로부터 떨어져 있어서 게이트의 제어 능력을 약화시키므로 소스/드레인의 carrier spill over가 증가하는 것으로써 Tsi가 감소함에 따라 이러한 현상은 더욱 커진다. 그러나 short channel asymmetric DG MOSFET의 경우에는 채널이 symmetric 소자에 비해 n+ 게이트 쪽에 존재하기 때문에 게이트가 채널을 제어하기 쉬워지므로 negative Vth shift 특성이 약해져 positive Vth shift 특성이 보이게 된다. 또한 양자 효과를 고려한 경우에는 게이트가 채널을 제어하기 힘들어지므로 DIBL과 SS 같은 SCE 특성이 열화되고 이러한 SCE 특성 열화는 Tsi가 증가함에 따라 더욱 심화되므로 short channel DG MOSFET 소자에서는 thin body 구조가 요구된다.
Short channel 소자 구조에서는 소스/드레인과 게이트 사이의 overlap 영역 저항에 의하여 소자 특성이 열화된다. 본 논문에서는 이러한 특성 열화를 최소화 하기 위하여 소스/드레인의 lateral doing profile을 변화시키면서 시뮬레이션하여 SCE와 extrinsic resistance 사이의 trade-off를 설명하고 적절한 overlap 값을 추출하였다. 채널 영역에 양자 효과를 고려하면 소스/드레인으로부터의 carrier spill over가 증가하여 SCE 특성이 심화되므로 classical 경우에 비해 overlap 값이 증가하게 된다.
본 논문에서 DG MOSFET의 특성을 분석한 결과 낮은 기판 농도와 thin body 구조의 short channel DG MOSFET에서 SCE와 Vth fluctuation 특성 열화에 의한 대비로 공정시 Tsi와 Tox의 균일성 제어 능력이 요구되며, 적절한 길이의 소스/드레인과 게이트 사이의 overlap 값이 요구된다.
The present thesis analyzed the device characteristic modeling and the quantum effect characteristic of Double-Gate (DG) MOSFET and optimized the structure of devices to be implemented in the future.
DG MOSFET, one of devices proposed to implement submicron devices below 10 nm, has relatively simpl...
The present thesis analyzed the device characteristic modeling and the quantum effect characteristic of Double-Gate (DG) MOSFET and optimized the structure of devices to be implemented in the future.
DG MOSFET, one of devices proposed to implement submicron devices below 10 nm, has relatively simple manufacturing process and improved SCE characteristic compared to existing planar-bulk MOSFET. The device has gates on both sides of the channel, controlling the channel effective, and has characteristics such as “volume inversion” thanks to the thin silicon film.
According to the result of device modeling simulation developed in this research, manufacturing process Tsi in symmetric devices and Tsi and Tox in asymmetric devices must be controlled tightly in order to maintain uniform the characteristic of long channel devices. In addition, the characteristic of short channel devices is affected by characteristic scaling length λ and, because λ rises with the increase of Tsi and Tox, SCE becomes severe. Particularly because dependency of Tox on λ is high in asymmetric devices compared to symmetric devices, it is highly required to control Tox fluctuation.
Changes in device characteristic in consideration of the quantum effect in the channel area are as follows. First, in case of long channel devices, Vth positive shift appeared as in existing planar-bulk MOSFET. This is a result of quantum mechanics (QM) on the boundary of channel/oxide and the effect grows bigger with the decrease of Tsi. On the other hand, the quantum effect in short channel devices shows the characteristic of Vth negative shift. This happens as the carrier concentration in the middle of the channel increases by QM and, because this part is distant from the gate, the controlling capacity of the gate is weakened and, as a result, the carrier spill over of the source/drain increases. With the decrease of Tsi, the phenomenon grows even bigger. In short channel asymmetric DG MOSFET, however, the gate can control the channel more easily because the channel is positioned closer to n+ gate than that in symmetric devices and, as a result, the characteristic of negative Vth shift is weakened and the characteristic of positive Vth shift appears. In addition, when the quantum effect is considered, it becomes difficult for the gate to control the channel and, as a result, SCE characteristics such as DIBL and SS are degraded and the degradation of SCE characteristics gets even worse by the increase of Tsi. Thus thin body structure is required in short channel DG MOSFET devices.
In the structure of short channel devices, the device characteristic is degraded by the resistance of overlapping area between the source/drain and the gate. In order to minimize the degradation of the characteristic, this study explained trade-off between SCE and extrinsic resistance and extracted optimal overlap value through simulation with the change of the lateral doing profile of the source/drain. If the quantum effect is considered in the area of the channel, carrier spill over from the source/drain increases and the SCE characteristic is deepened and, as a result, the overlap values increases compared to classical cases.
According to the result of analyzing the characteristics of DG MOSFET in this study, in short channel DG MOSFET with low substrate doping concentration and thin body structure, it is required to control the uniformity of Tsi and Tox in manufacturing process and to find the optimal length of overlap between the source/drain and the gate in order to prevent the degradation of SCE and Vth fluctuation characteristics.
The present thesis analyzed the device characteristic modeling and the quantum effect characteristic of Double-Gate (DG) MOSFET and optimized the structure of devices to be implemented in the future.
DG MOSFET, one of devices proposed to implement submicron devices below 10 nm, has relatively simple manufacturing process and improved SCE characteristic compared to existing planar-bulk MOSFET. The device has gates on both sides of the channel, controlling the channel effective, and has characteristics such as “volume inversion” thanks to the thin silicon film.
According to the result of device modeling simulation developed in this research, manufacturing process Tsi in symmetric devices and Tsi and Tox in asymmetric devices must be controlled tightly in order to maintain uniform the characteristic of long channel devices. In addition, the characteristic of short channel devices is affected by characteristic scaling length λ and, because λ rises with the increase of Tsi and Tox, SCE becomes severe. Particularly because dependency of Tox on λ is high in asymmetric devices compared to symmetric devices, it is highly required to control Tox fluctuation.
Changes in device characteristic in consideration of the quantum effect in the channel area are as follows. First, in case of long channel devices, Vth positive shift appeared as in existing planar-bulk MOSFET. This is a result of quantum mechanics (QM) on the boundary of channel/oxide and the effect grows bigger with the decrease of Tsi. On the other hand, the quantum effect in short channel devices shows the characteristic of Vth negative shift. This happens as the carrier concentration in the middle of the channel increases by QM and, because this part is distant from the gate, the controlling capacity of the gate is weakened and, as a result, the carrier spill over of the source/drain increases. With the decrease of Tsi, the phenomenon grows even bigger. In short channel asymmetric DG MOSFET, however, the gate can control the channel more easily because the channel is positioned closer to n+ gate than that in symmetric devices and, as a result, the characteristic of negative Vth shift is weakened and the characteristic of positive Vth shift appears. In addition, when the quantum effect is considered, it becomes difficult for the gate to control the channel and, as a result, SCE characteristics such as DIBL and SS are degraded and the degradation of SCE characteristics gets even worse by the increase of Tsi. Thus thin body structure is required in short channel DG MOSFET devices.
In the structure of short channel devices, the device characteristic is degraded by the resistance of overlapping area between the source/drain and the gate. In order to minimize the degradation of the characteristic, this study explained trade-off between SCE and extrinsic resistance and extracted optimal overlap value through simulation with the change of the lateral doing profile of the source/drain. If the quantum effect is considered in the area of the channel, carrier spill over from the source/drain increases and the SCE characteristic is deepened and, as a result, the overlap values increases compared to classical cases.
According to the result of analyzing the characteristics of DG MOSFET in this study, in short channel DG MOSFET with low substrate doping concentration and thin body structure, it is required to control the uniformity of Tsi and Tox in manufacturing process and to find the optimal length of overlap between the source/drain and the gate in order to prevent the degradation of SCE and Vth fluctuation characteristics.
AI-Helper
※ AI-Helper는 부적절한 답변을 할 수 있습니다.