$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] Gate-All-Around SOI MOSFET의 소자열화
Hot Electron Induced Device Degradation in Gate-All-Around SOI MOSFETs 원문보기

電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, v.40 no.10 = no.316, 2003년, pp.32 - 38  

최낙종 (인천대학교 전자공학과) ,  유종근 (인천대학교 전자공학과) ,  박종태 (인천대학교 전자공학과)

초록
AI-Helper 아이콘AI-Helper

SIMOX 웨이퍼를 사용하여 제작된 GAA 구조 SOI MOSFET의 열전자에 의한 소자열화를 측정·분석하였다. nMOSFET의 열화는 스트레스 게이트 전압문턱전압과 같을 때 최대가 되었는데 이는 낮은 게이트 전압에서 PBT 작용의 활성화로 충격이온화가 많이 되었기 때문이다. 소자의 열화는 충격이혼화로 생성된 열전자와 홀에의한 계면상태 생성이 주된 원인임을 degradation rate와 dynamic transconductance 측정으로부터 확인하였다. 그리고 pMOSFET의 열화의 원인은 DAHC 현상에서 생성된 열전자 주입에 의한 전자 트랩핑이 주된 것임을 스트레스 게이트 전압변화에 따른 드레인 전류 변화로부터 확인 할 수 있었다.

Abstract AI-Helper 아이콘AI-Helper

This works reports the measurement and analysis results on the hot electron induced device degradation in Gate-All-Around SOI MOSFET's, which were fabricated using commercially available SIMOX material. It is observed that the worst-case condition of the device degradation in nMOSFETs is $V_{G...

Keyword

참고문헌 (24)

  1. J. P. Colinge, Silicon-On-Insulator Technology: Materials to VLSI, 2nd edition, MA ; kluwer, 1997 

  2. H.-S. P. Wong, K.K. chan and Y. Taur, 'Self-aligned (Top and Bottom) Double-Gate MOSFET with a 5nm thick silicon channel,' Tech. Digest of IEDM, pp. 427-430, 1997 

  3. P. Francis, A. Terao, D. Flandre, and F. Vande Wiele, 'Modeling of Ultrathin Double-gate nMOS/SOI Transistors,' IEEE Trans on Electron Devices, vol. 41, no. 5, 1994 

  4. E. Rauly, O. Potavin, F. Balestra, and C. Rayn, 'On the subthreshold swing and short channel effect in Single and Double Gate Deep submincron SOI-MOSFETs', Solid-State Electron Devices, vol. 43, no. 11, pp. 2033-2037, 1988 

  5. H. Takato, K. Sunouchi, N. Okabe, A. Nitayama, K. Hieda, F. Horiguchi, and F. Masuoka, 'High performance CMOS Surrounding Gate Transistor (SGT) for ultra high density LSIs,' Tech. Digest of IEDM, pp. 222-225, 1988 

  6. D. Hisamoto, T. Kaga, Y. Kawamoto, and F. Rakeda, 'A fully depleted Lean-channel Transistor (DELTA) - A novel vertical ultrathin SOI MOSFET,' Tech. Digest of IEDM, pp. 833-836, 1989 

  7. J.P. Colinge, M.H. Gao, A. Romano-Rodriguez, H. Maes, and C. Claeys, 'Silicon-On-Insulator Gate-All-Around Device,' Tech. Digest of IEDM, pp. 595-598, 1990 

  8. J.T. Park, J.P. Colinge, and C.H. Diaz, 'Pi-Gate SOI MOSFET,' IEEE Esectron Device Letter, vol. 22, No. 8, pp. 405-406, 2001 

  9. J.T. Park, and J.P. Colinge, 'Multipe-gate SOI MOSFETs : Device Design Guideline,' IEEE Trans. on Electron Devices, vol. 49, No. 12, pp. 2222-2229, 2002 

  10. S. Cristolovean, S.M. Gulwadi, D.E. Ioannou, G.J. Campisi, and H.L. Hughes, 'Hot-Electron-Induced degradation of front and back channels in partially and fully depleted SIMOX MOSFEs,' IEEE Electron Device letter, vol. 13, no. 12, pp. 603-605, 1992 

  11. T. Tsuchiya, T. Ohno, Y. Kado, and J. Kai, 'Hot-Carrier-injected oxide region in front and back intertaces in ultra-thin(5nm), fully depleted, Deep-submicron NMOS and PMO-SFE's / SIMOX and their Hot-carrier Immunity,' IEEE Trans. on Electron Device, vol. 41, no. 12, pp. 2351-2356, 1994 

  12. S.H. Renn, J.L. Pelloie, and F. Balestra, 'Hot-carrier effects and reliable lifetime prediction in deep submicron N-channel and p-chanel SOI MOSFETs,' IEEE Trans. on Electron Devices, vol. 48, no.11, pp 2331-2342, 1998 

  13. Z.J. Ma, H.J. Wann, M. Chan, J.C. King, Y.C. Cheng, P.K. Ko, and C. Hu, 'Hot Carrier Effects in Thin-Film Fully Depleted SOI MOSFETS.' IEEE Electron Device Letter, vol. 15, no. 16, pp. 218-220, 1994 

  14. P.H. Woerlee, A.H. Ommen, H. Lifka, C.A.H. Juffermans, L. Plaja, and F.M. Klassen, 'Half-micron CMOS on ultra-thin sulicon on insulator,' Tech. Digest of IEDM, pp. 821-823, 1989 

  15. J.G. Fossum, J.Y. Choi, R.sundaresan, 'SOI Design for competitive CMOS VLSI,' IEEE Trans. on electron Devices, vol. 34, no. 3, pp. 724-729, 1990 

  16. R.B. Hultachor, K.W. Kim M.A. Littlejohn, and C.M. Osburn, 'Effects of Silicon Layer Properties on Device Reliability for 0.1um SOI n-MOSFET Design Strategies,' IEEE Trans. on electron Device, vol. 44, no. 5, pp. 815-821, 1997 

  17. J.P. Colinge, X. Baie and V. Bayot, 'Evidence of Two-dimensional Carrier Confinement in thin n-channel SOI Gate-All-Around(GAA) Device,' IEEE Electron Device letter, vol. 15, no. 6, pp. 193-195, 1994 

  18. A. Vandooren, J.P. Colinge, D. flandre, 'Gate-All-around OTA's for rad-hard and high temperature analog applications,' IEEE Trans. on Nuclear Science, vol. 46, no. 4, pp. 1242-1249, 1999 

  19. S. Renn, E. Rauly, J.L. Pelloie, and F. Balestras, 'Hot-Carrier effects and lifetime prediction in off-state operation of deep submicron SOI n-MOSFEs,' IEEE trans. on electron Device, vol. 45, no. 5, pp. 1140-1146, 1998 

  20. J. Wang-Ratkovic, W.M. Huang, B.Y. Hwang, M. Racaneli, J. Forestner, and J. Woo, 'Novel Device Lifetime Behavior and Hot-Carrier Degradation Mechanism under VgsVth Stress for thin-film SOI nMOSFETS,' Tech. Digest of IEDM, pp. 639-642, 1995 

  21. H. Haddarn, and G. Ghibahdo, 'Analytical Modeling of Transfer Admittance in Small MOSFETs and Application to Intergace State Characterization,' Solid-State Electrons, vol. 31, no. 6, pp. 1077-1082, 1988 

저자의 다른 논문 :

활용도 분석정보

상세보기
다운로드
내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

관련 콘텐츠

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로