최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기大韓溶接·接合學會誌 = Journal of the Korean Welding and Joining Society, v.29 no.1, 2011년, pp.46 - 51
좌성훈 (서울과학기술대학교 NID 융합기술대학원) , 송차규 (서울과학기술대학교 NID 융합기술대학원)
TSV technology raises several reliability concerns particularly caused by thermally induced stress. In traditional package, the thermo-mechanical failure mostly occurs as a result of the damage in the solder joint. In TSV technology, however, the driving failure may be TSV interconnects. In this stu...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
TSV를 이용한 MCP 기술은 무엇인가? | 최근에 차세대 패키징 기술로서 TSV를 이용한 3차원 적층 패키지 기술이 큰 주목을 끌고 있다. TSV를 이용한 MCP 기술은 여러 개의 기판 혹은 다른 종류의 칩들이 적층 형태로 패키징 되는 것이다. TSV 기술은 저전력, 고성능 및 패키지의 크기를 크게 줄일 수 있다는 여러 장점에도 불구하고, 신뢰성 문제 및 공정상의 여러 문제로 인하여 아직 상용화에는 이르지 못하고 있다. | |
TSV 기술의 장점은? | TSV를 이용한 MCP 기술은 여러 개의 기판 혹은 다른 종류의 칩들이 적층 형태로 패키징 되는 것이다. TSV 기술은 저전력, 고성능 및 패키지의 크기를 크게 줄일 수 있다는 여러 장점에도 불구하고, 신뢰성 문제 및 공정상의 여러 문제로 인하여 아직 상용화에는 이르지 못하고 있다. TSV 기술에서는 실리콘 칩에 홀, 즉 비아(via)를 형성한 후 구리로 채워서 여러 개의 실리콘 칩을 적층하는 기술이 핵심이다. | |
TSV 기술에서는 실리콘 칩에 홀, 즉 비아(via)를 형성한 후 구리로 채워서 여러 개의 실리콘 칩을 적층하는 기술이 핵심인데 구리는 어떤 단점이 있는가? | TSV 기술에서는 실리콘 칩에 홀, 즉 비아(via)를 형성한 후 구리로 채워서 여러 개의 실리콘 칩을 적층하는 기술이 핵심이다. 그러나 구리는 실리콘에 비하여 약 3배의 큰 열팽창계수를 갖고 있다. 따라서 구리 및 실리콘, 그리고 주위의 다른 패키지 재료와의 열팽창계수의 차이로 인한 열응력 및 열피로 파괴가 발생할 가능성이 매우 높다. 와이어 본딩 및 솔더를 사용하는 기존의 패키지에서는 주로 솔더 접합부에서 주기적인 변형에 의한 피로 파괴가 발생된다. |
Seungmin Hyun and Changwoo Lee : TSV Core Technology for 3D IC Packaging, Journal of KWS, 27-3 (2009), 4-9 (in Korea)
T. Jiang, S. Luo :3D Integration-Present and Future, 2008 10th Electronics Packaging Technology Conference, (2008) 373-378
N. Tanaka, T. Sato, Y. Yamaji, T. Morifuji, M. Umemoto, K. Takahashi: Mechanical Effects of Copper Through-Vias in a 3D Die-Stacked Module, 2002 Electronic Components and Technology Conference, 473-479
J. Zhang, Max O. Bloomfield, J. Lu, R. J. Gutmann, and T. S. Cale: Modeling Thermal Stresses in 3-D IC Interwafer Interconnects, IEEE Transactions on Semiconductor Manufacturing, 19-4 (2006) 437-448
M.C. Hsieh and C. K. Yu: Thermo-mechanical Simulations For 4-Layer Stacked IC Packages, EuroSimE Conf., (2008) 1-7
N. Khan, V.S. Rao, S. Lim, H.S. We, V. Lee, Z.X. Wu, Y. Rui, L. Ebin, T.C. Chai, V. Kripesh, J. Lau : Development of 3D silicon module with TSV for system in packaging, in: Electronic Components and Technology Conference (2008) 550-555
X. Liu, Q. Chen, P. Dixit, R. Chatterjee, R. R. Tummala, and S. K. Sitaraman: Failure Mechanisms and Optimum Design for Electroplated Copper Through-Silicon Vias (TSV), 2009 Electronic Components and Technology Conference, 624-629
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.