선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
가설 설정
- 2. V g-I d characteristics of p channel poly Si TFTs, (a) low temp W/L= 50/10 ㎛, (b) high temp W/L= 100/10 ㎛.
제안 방법
- 본 논문에서는 저온소자의 전기적 특성을 개선하기 위해 게이트전극을 금속으로 형성시켜 제조하고 전형적인 다결정 실리콘게이트를 갖는 고온 공정으로 나누어 소자를 제조하여 그 특성을 비교분석하되, 채널 크기를 센서의 구동회로와 USN환경이 요구하는 출력 1 mA 이상 제시할 수 있는 채널 폭 50 ㎛, 100 ㎛와 채널 길이를 8-10 ㎛로 나누어 제조하여 그 전기적 특성을 비교 분석하였다.
- 제안된 소자의 제조에 사용된 기판은 석영(quartz) 을 이용하였다. 소자의 제조는 활성층과 게이트 형성후 소오스 드레인의 이온을 주입하였고 금속전극을 형성하여 제조를 마무리 하였다. 세부 제조공정과 조건은 다음과 같다.
- 증착된 두께는 최종으로 저온 및 고온의 소자 모두 500 Å가 되도록 유도하였다. 활성층의 증착 후 마스크 얼라이너와 건식식각 방식을 통해 활성층의 패턴을 구현하였다. 이 후 활성층 실리콘에 하이에너지 이온주입기를 통해 Si이온을 35 KeV 1.
- 1×1015 /cm2 의 조건으로 주입하였다. 그 후 600℃ 36 hrs의 열처리를 통해 1차 저온 결정화를 실시하여 저온 및 고온소자의 활성층을 공통으로 구현하였다.
- 이 후 저온소자는 엑시머 레이저를 500 mJ/cm2 으로 조사하여 어닐링을 실시하고 2차 결정화를 진행하였다. 게이트 산화막의 형성은 저온소자의 경우 PECVD (plasma enhanced chemical vapor deposistion) 방법으로 450℃에서 형성시켰다.
- 게이트 산화막의 형성은 저온소자의 경우 PECVD (plasma enhanced chemical vapor deposistion) 방법으로 450℃에서 형성시켰다. 고온소자는 열 고상화 (solid phase crystallization) 방법을 통해 확산로에서 950℃에서 형성시켰으며 이 때 활성층이 2차 결정화토록 하였다. 게이트 산화막의 두께는 저온 및 고온소자 모두 100 ㎚로 제조하였다.
- 소자의 보호를 위해 패시베이션 산화막을 PECVD 로 1 ㎛ 증착한 후 금속전극을 1% 실리콘을 포함한 알루미늄을 이용해 1 ㎛ 증착하여 소자의 제조를 마무리 하였다.
- 제조된 소자의 구조는 전형적인 MOS (metal oxide semiconductor)였으며, 채널의 폭과 길이가 각각 50/8 ㎛, 50/10 ㎛, 100/10 ㎛로 변화를 두어 분석하였다.
- 소자의 측정은 HP4,156 파라미터 분석기를 이용하였으며 측정전압 범위는 드레인 전압을 0.1-10 V로 인가하였으며, 게이트 전압은 +20--30 V로 인가하였다. 측정 시 온도는 25℃ 블랙박스 환경에서 외부 빛을 차단 후 측정하였다.
- 1-10 V로 인가하였으며, 게이트 전압은 +20--30 V로 인가하였다. 측정 시 온도는 25℃ 블랙박스 환경에서 외부 빛을 차단 후 측정하였다. 표 1에는 제조된 소자의 주요공정을 리스트하였고, 그림 1에는 제조된 소자의 광학현미경 사진을 나타내었다.
- 본 논문에서는 다결정 실리콘게이트를 가진 고온의 소자와 금속 게이트전극을 가진 저온의 다결정 실리콘 박막 트랜지스터를 p형으로 제조한 후 채널의 폭과 길이의 변화에 따라 그 특성을 비교 분석하였다.
대상 데이터
- 제안된 소자의 제조에 사용된 기판은 석영(quartz) 을 이용하였다. 소자의 제조는 활성층과 게이트 형성후 소오스 드레인의 이온을 주입하였고 금속전극을 형성하여 제조를 마무리 하였다.
- 게이트 전극은 저온소자는 직류마그네트론 스퍼터 방식을 이용해 1% 실리콘이 함유된 알루미늄을 증착하였으며, 고온소자는 LPCVD 625℃에서 형성하였다. 게이트 전극의 두께는 모두 100 ㎚로 제조하였다.
- 게이트 전극은 저온소자는 직류마그네트론 스퍼터 방식을 이용해 1% 실리콘이 함유된 알루미늄을 증착하였으며, 고온소자는 LPCVD 625℃에서 형성하였다. 게이트 전극의 두께는 모두 100 ㎚로 제조하였다.
이론/모형
- 으로 조사하여 어닐링을 실시하고 2차 결정화를 진행하였다. 게이트 산화막의 형성은 저온소자의 경우 PECVD (plasma enhanced chemical vapor deposistion) 방법으로 450℃에서 형성시켰다. 고온소자는 열 고상화 (solid phase crystallization) 방법을 통해 확산로에서 950℃에서 형성시켰으며 이 때 활성층이 2차 결정화토록 하였다.
성능/효과
- 1 V와 10 V로 나누어 비교하였다. 측정결과 고온소자에서 낮은 드레인 전압에 의해 최저 off전류가 나타났으며, 드레인 전압이 증가하면서 최저 off전류가 현저히 증가하였다. 채널의 크기가 50/8 ㎛인 저온소자의 경우 최대 on전류는 1.
- 다결정 실리콘 박막 트랜지스터를 측정할 때 동일조건의 소자에서 전기적 특성이 현저히 차이나는 현상이 혼재해 나타나기도 하는데 금번 측정된 50/8 ㎛의 기울기가 변화된 특성을 나타내는 소자의 활성층을 decap하여 TEM 촬영 후 그림 4에 나타내었다. 그 결과 저온의 열처리와 엑시머 레이저를 통해 활성층 실리콘의 결정화 공정이 진행되었음에도 활성층의 박막의 매우 국소 일부에서는 결정화가 진행되지 않아 on전류의 기울기에 영향을 주었음을 예측할 수 있었다. 이러한 점은 다결정 실리콘 박막 트랜지스터 제조공정의 문제점으로 결정화 시 안정적인 균일도를 갖는 공정조건과 대안이 추가로 요구될 것으로 사료된다.
- 따라서 드레인 전압에 의존하는 펀치스루 현상을 통해 제조된 활성층 다결정 실리콘의 상태를 파악할 수 있다. 측정결과 50/8 ㎛ 소자의 경우 게이트 전압이 Vg = 0 V인 경우 드레인 전압이 Vd= -0.1 V로 낮았을 경우고온소자의 펀치스루 전류는 46.9 pA로 저온소자의 7 pA보다 높은 값을 나타내었고, 100/10 ㎛소자에서 드레인 전압이 Vd= -10 V로 높을 때 고온소자의 펀치 스루 전류는 34.4 nA로 저온소자의 0.17 nA보다 현저하게 크게 나타나 고온소자의 펀치스루 전류가 저온소자에 비해 높게 형성되어 있었다. 특히 드레인 전압이 높아질수록 펀치스루 전류가 높게 형성되어 있었다.
- 따라서 저온소자의 낮은 펀치스루 전류현상은 금속 게이트 전극으로 인해 활성층 실리콘에서 발생되는 핫 캐리어가 게이트 산화막을 경유하지 못해 펀치스루 전류가 감소되는 현상으로 예측된다. 따라서 저온소자의 경우 금속 게이트전극을 이용함으로써 펀치스루 현상을 감소시킬 수 있음을 확인할 수 있었다.
- 이러한 현상의 주요 원인으로 그림 2의 Vg - Id 의 특성처럼 누설전류 증가를 지목할 수 있으며, 특히 고온소자에서 누설전류의 증가가 더욱 심화되어 나타난 현상이다. 따라서 누설전류 특성에 의존해 저온소자의 on/off 전류비가 고온소자에 비해 안정적인 것으로 분석되었다.
- L/W 방법을 이용해 전자이동도를 채널의 크기변화에 따라 나타내었다. 드레인 전압이 5 V보다 높을 때의 전자이동도는 급격히 높아지고 변화가 없는 것으로 나타나 다결정 박막 실리콘 트랜지스터의 이동도는 드레인 전압이 낮은 5 V이하에서 분석하는 것이 좋을 것으로 분석되었다. 분석결과 고온소자의 경우 46.
- 드레인 전압이 5 V보다 높을 때의 전자이동도는 급격히 높아지고 변화가 없는 것으로 나타나 다결정 박막 실리콘 트랜지스터의 이동도는 드레인 전압이 낮은 5 V이하에서 분석하는 것이 좋을 것으로 분석되었다. 분석결과 고온소자의 경우 46.4-52.7/V.sec 정도로 활성층 결정입자의 안정에 의해 전자이동도가 매우 안정적이었으나, 저온소자의 경우 0.1-40.2/V.sec로 큰 변화차이를 가지고 있었다. 특히 채널크기가 50/8 ㎛ 인 소자에서 전자이동도가 급격히 감소한 것으로 나타났는데, 이는 활성층 다결정 실리콘의 결정화가 국부적으로 진행되어 더 큰 변화를 나타낸 것으로 보인다.
- 1 V에서 10 nA가 되는 W/L의 비로 나타내었다. 분석결과 고온소자의 문턱전압은 -3.08--3.32 V로 매우 비슷한 반면 저온소자의 경우 -2.4--13.3 V로 그 변화가 채널의 길이가 짧아짐에 따라 매우 커진 것으로 분석되었다. 이러한 저온소자의 문턱전압 변화는 채널크기 50/8 ㎛ 인 활성층 실리콘의 결정화 불안에 기인한 현상이다.
- 이러한 저온소자의 문턱전압 변화는 채널크기 50/8 ㎛ 인 활성층 실리콘의 결정화 불안에 기인한 현상이다. 그러나 고온소자의 경우 활성층 실리콘의 결정입자가 단결정에 가까우므로 분석방법을 달리해야 할 것으로 사료되며, 저온소자의 경우 고온 소자보다 채널 길이에 의존도가 더 큰 것으로 분석되었다.
- 고온소자와 저온소자 모두 on전류와 off 전류가 드레인 전압의 증가에 따라 증가하는 전형적인 특성을 나타내었다. 고온 다결정 실리콘 박막 트랜지스터의 경우 저온소자보다 on전류가 높게 나타나 고온소자의 활성층 다결정 실리콘의 결정입자가 단결정에 가깝게 진행되었음을 확인할 수 있었으며 이러한 결정화에 의존해 전자이동도의 증가와 문턱전압을 낮추고 특히 on전류 특성에 의존하는 전달특성곡선의 진폭이 커짐을 확인할 수 있었다.
- 고온소자와 저온소자 모두 on전류와 off 전류가 드레인 전압의 증가에 따라 증가하는 전형적인 특성을 나타내었다. 고온 다결정 실리콘 박막 트랜지스터의 경우 저온소자보다 on전류가 높게 나타나 고온소자의 활성층 다결정 실리콘의 결정입자가 단결정에 가깝게 진행되었음을 확인할 수 있었으며 이러한 결정화에 의존해 전자이동도의 증가와 문턱전압을 낮추고 특히 on전류 특성에 의존하는 전달특성곡선의 진폭이 커짐을 확인할 수 있었다.
- 그러나 off전류의 경우 최저 off전류는 고온소자가 저온소자보다 더 낮았으나 드레인, 게이트 역전압이 증가함에 따라 고온소자의 off전류가 저온소자보다 더 크게 증가하였다. 이는 게이트에 전압을 인가하지 않았을 때 나타나는 펀치스루 전류 분석을 통해 역전 압에 의존하는 핫 캐리어가 활성층 실리콘에서 실리콘 게이트전극으로 트랩되어 고온소자의 누설전류가 증가된 것으로 분석되었으며, 증가된 off전류로 인해 고온의 소자 on/off전류비가 감소하는 것으로 분석되었다.
- 반면에 금속 게이트전극을 갖는 저온 다결정 실리콘 박막 트랜지스터의 on전류는 저온 결정화된 실리콘의 결함은 고온소자보다 더 많아 채널의 저항이 증가되고 전달특성곡선의 기울기와 진폭이 낮아져 on전류는 고온소자보다 낮게 나타나는 것으로 분석되었다. 그러나 저온소자의 on전류가 고온소자만큼 증가하여 엑시머 레이저를 통해 저온 결정화가 상대적으로 안정하게 형성되었음을 확인할 수 있었으며, 전자 이동도와 문턱전압은 고온소자 보다 낮게 나타나 결정입자와 결정입계가 갖는 결함이 고온소자에 비해 많이 존재함을 확인할 수 있었다.
- 반면에 금속 게이트전극을 갖는 저온 다결정 실리콘 박막 트랜지스터의 on전류는 저온 결정화된 실리콘의 결함은 고온소자보다 더 많아 채널의 저항이 증가되고 전달특성곡선의 기울기와 진폭이 낮아져 on전류는 고온소자보다 낮게 나타나는 것으로 분석되었다. 그러나 저온소자의 on전류가 고온소자만큼 증가하여 엑시머 레이저를 통해 저온 결정화가 상대적으로 안정하게 형성되었음을 확인할 수 있었으며, 전자 이동도와 문턱전압은 고온소자 보다 낮게 나타나 결정입자와 결정입계가 갖는 결함이 고온소자에 비해 많이 존재함을 확인할 수 있었다.
- 또한 off전류 특성분석을 통해 활성층이 갖는 결함이 고온소자 보다 많음에도 불구하고 금속 게이트전극으로 인해 활성층 다결정 실리콘에서 게이트전극으로의 전하트랩이 발생되지 않아 off전류가 드레인과 게이트 역전압에 의해 일정하게 감소하였고, 이로 인해 on/off 전류비의 특성이 고온소자보다 안정하게 나타났다.
- 특히 다결정 박막 트랜지스터의 특성을 결정하는 요소 중 전달특성곡선의 기울기는 활성층 실리콘의 결정 안정화를 결정하고, 채널의 크기는 전달특성곡선의 진폭을 결정하는 요인이 됨을 알 수 있었다. 또한 off전류 감소에 미치는 영향으로 활성층 다결정 실리콘에서 발생하는 전하의 트랩을 금속 게이트전극을 통해 개선할 수 있음을 확인할 수 있었다.
- 특히 다결정 박막 트랜지스터의 특성을 결정하는 요소 중 전달특성곡선의 기울기는 활성층 실리콘의 결정 안정화를 결정하고, 채널의 크기는 전달특성곡선의 진폭을 결정하는 요인이 됨을 알 수 있었다. 또한 off전류 감소에 미치는 영향으로 활성층 다결정 실리콘에서 발생하는 전하의 트랩을 금속 게이트전극을 통해 개선할 수 있음을 확인할 수 있었다.
- 8 pA로 크게 증가하였다. 또한 최대 드레인 전압인 Vd= -10 V인 경우 저온소자의 최저 off전류는 7 pA로 고온소자의 최저 off전류 31.2 pA 보다 더 낮았으며, 게이트 역전압의 증가에 의해 저온소자의 최대 off전류는 20.7 nA, 고온소자의 최대 off전류 7.29 nA보다 더 높은 값을 가져 활성층 실리콘의 결정화와 게이트 산화막의 유전 특성과도 반대의 특성을 나타내었다. 이러한 off전류 특성으로 저온소자의 활성층 결정입자의 크기가 크지만 결정결함이 많음을 확인할 수 있었다.
후속연구
- 그 결과 저온의 열처리와 엑시머 레이저를 통해 활성층 실리콘의 결정화 공정이 진행되었음에도 활성층의 박막의 매우 국소 일부에서는 결정화가 진행되지 않아 on전류의 기울기에 영향을 주었음을 예측할 수 있었다. 이러한 점은 다결정 실리콘 박막 트랜지스터 제조공정의 문제점으로 결정화 시 안정적인 균일도를 갖는 공정조건과 대안이 추가로 요구될 것으로 사료된다.
- 본 연구의 결과로 금속 게이트전극을 갖는 저온소자의 센서적용 가능성을 확인할 수 있었으며 향후 USN환경에 적용과 다결정 실리콘 박막 트랜지스터의 특성개선을 위해 금속게이트의 활용과 인가되는 전기에 의해 열화 되는 특성분석 및 이러한 열화현상을 개선시키기 위한 공정대안과 설계 및 구조적 연구가 수반되어야 할 것으로 예측된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.