반도체 수요의 폭발적인 증가와 기술의 진보로 단위면적당 소자수가 늘어나고 있다. 그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다. 본 논문에서는 각기 다른 재질의 층으로 구성된 열 전달모형을 설정하고, 3 차원열 전달 해석으로 적절한 경계 조건에 맞추어 계산하였다. 이를 토대로 발열량을 정량적으로 예측하여 실제모델에 적용 될 수 있는 설계자료로 이용하고자 한다.
반도체 수요의 폭발적인 증가와 기술의 진보로 단위면적당 소자수가 늘어나고 있다. 그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다. 본 논문에서는 각기 다른 재질의 층으로 구성된 열 전달모형을 설정하고, 3 차원 열 전달 해석으로 적절한 경계 조건에 맞추어 계산하였다. 이를 토대로 발열량을 정량적으로 예측하여 실제모델에 적용 될 수 있는 설계자료로 이용하고자 한다.
Demands for semiconductor devices are dramatically increasing, and advancements in fabrication technology are allowing a step-up in the number of devices per unit area. As a result, semiconductor devices require higher heat dissipation, and thus, cooling solutions have become important for guarantee...
Demands for semiconductor devices are dramatically increasing, and advancements in fabrication technology are allowing a step-up in the number of devices per unit area. As a result, semiconductor devices require higher heat dissipation, and thus, cooling solutions have become important for guaranteeing their operational reliability. In particular, in chip-in-board packages, in which chips and passives are embedded in the substrates for efficient device layout, heat dissipation is of greater importance. In this study, a thermal model for layers of different materials has been proposed, and then, the heat transfer has been simulated by imposing a set of appropriate boundary conditions. Heat generation can be predicted based on the results, which will be utilized as practical data for actual package design.
Demands for semiconductor devices are dramatically increasing, and advancements in fabrication technology are allowing a step-up in the number of devices per unit area. As a result, semiconductor devices require higher heat dissipation, and thus, cooling solutions have become important for guaranteeing their operational reliability. In particular, in chip-in-board packages, in which chips and passives are embedded in the substrates for efficient device layout, heat dissipation is of greater importance. In this study, a thermal model for layers of different materials has been proposed, and then, the heat transfer has been simulated by imposing a set of appropriate boundary conditions. Heat generation can be predicted based on the results, which will be utilized as practical data for actual package design.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 연구는 CIB 패키지부분의 고체전도와 공기로 채워져 있는 해석영역에서 소자의 구동으로 발생된 열로 인해 가벼워진 공기가 상승하여 발생되는 자연대류를 연계하여 해석하였다.
본 연구에서는 국부적으로 온도상승을 일으키는 조건을 파악하고 실제형상의 가까운 모형을 만들어 유한요소해석에 의한 온도분포를 관찰하였다. 일반적으로 열전도 해석에 있어서 정확도 높은 결과를 얻기 위해서는 완벽한 형상모델링과 각 재질에 따른 물성 값 및 열 전달계수 등을 바탕으로 수치해석을 수행해야 한다.
가설 설정
해석영역을 채우는 기체는 공기이며 온도는 상온인 20℃, 압력은 101325 Pa 이다. Heat source 인 소자는 체적당 균일한 열이 발생하는 체적 발열체 이며, 실제 구동중인 소자의 전력 소모량 전체가 모두 열로 전환 되는 것으로 가정하여 소모전력은 0.218W 로 설정하였으며, 이 소모 전력에 의한 발열은 소자에서만 집중적으로 일어나는 것으로 가정(5)하였다. 이때 소모 전력은 전압, 전류를 측정한 후 서로 곱하여 구하고 발열량은 소모전력과 같은 것으로 보았다.
고체전도는 열 유속이 전달방향으로 일정하다고 가정하여 다음과 같은 방정식을 사용하였다.
실제 CIB 패키지는 각 면에 대해 본딩 접촉이 되어 있으므로 각 면의 접촉 경계조건은 본딩으로 설정하였으며, 하단부는 공기로 채워져 있으므로 대류 열 전달이 일어나는 것으로 설정하였다.
제안 방법
4 의 (a)는 CIB 패키지와 해석영역을 분할한 것을 나타낸다. CIB 패키지의 두께방향이 얇은 점을 고려하여 x, y 축 220 개, z 축 120 개의 구간으로 분할하였다. 이는 x, y 축의 크기 17mm × 16.
본 논문에서는 전형적인 예를 바탕으로 소자와 각기 다른 재질의 층으로 구성된 형상이 다른 3 가지 열 전달 모형을 설정하였다. 이를 단순형상으로 이상화하여 온도상승을 일으키는 조건을 파악하였으며, 적절한 경계조건(3)을 적용하여 표면온도를 관찰하기 위하여 3 차원 열 전달 해석을 수행하였다.
본 연구에서는 상용해석프로그램인 FloEFD(4)를 이용하여 CIB 패키지의 열 전달 해석을 수행하였다.
본 논문에서는 전형적인 예를 바탕으로 소자와 각기 다른 재질의 층으로 구성된 형상이 다른 3 가지 열 전달 모형을 설정하였다. 이를 단순형상으로 이상화하여 온도상승을 일으키는 조건을 파악하였으며, 적절한 경계조건(3)을 적용하여 표면온도를 관찰하기 위하여 3 차원 열 전달 해석을 수행하였다.
대상 데이터
Heat source 인 소자의 크기는 1.9mm × 1.4mm × 0.38mm 이며 실제 CIB 패키지의 크기는 17mm × 16.6 mm ×0.546mm 으로 실제형상의 크기와 일치하도록 모델을 생성하였다.
해석영역을 채우는 기체는 공기이며 온도는 상온인 20℃, 압력은 101325 Pa 이다. Heat source 인 소자는 체적당 균일한 열이 발생하는 체적 발열체 이며, 실제 구동중인 소자의 전력 소모량 전체가 모두 열로 전환 되는 것으로 가정하여 소모전력은 0.
해석을 위한 유한요소모델은 총 5,808,00 개의 요소로 구성되었다. Fig.
이론/모형
자연대류의 경우 부력에 관련된 밀도변화를 제외하고는 유체는 비압축성이며, 물성 값은 모두 일정하다고 가정하는 Boussinesq 근사를 적용하였다. 지배방정식은 다음과 같이 3 차원 정상상태 비 압축성 자연대류유동에 대한 연속방정식, 층류운동량방정식과 에너지방정식은 각각 다음과 같다.
성능/효과
이 결과로 첫째, 열전도율이 높은 구리가 CIB 패키지의 위와 아래 면에 넓은 표면적으로 감싸고 있는 형태인 Model 2 와 Model 3 은 상대적으로 표면 온도가 낮음을 알 수 있으며, 둘째, via 홀의 개수가 열전도에 따른 표면온도에 영향을 미치는 것을 알 수 있다. 결론적으로 Model 2 와 Model 3 와 같은 형태의 CIB 패키지의경우가 Model 1 의 형태보다 열을 더 잘 방출하는 효과를 얻을 수 있음을 볼 수 있다.
이 결과로 첫째, 열전도율이 높은 구리가 CIB 패키지의 위와 아래 면에 넓은 표면적으로 감싸고 있는 형태인 Model 2 와 Model 3 은 상대적으로 표면 온도가 낮음을 알 수 있으며, 둘째, via 홀의 개수가 열전도에 따른 표면온도에 영향을 미치는 것을 알 수 있다. 결론적으로 Model 2 와 Model 3 와 같은 형태의 CIB 패키지의경우가 Model 1 의 형태보다 열을 더 잘 방출하는 효과를 얻을 수 있음을 볼 수 있다.
후속연구
Model 2 와 Model 3 은 전체적인 구조와 형상은 같지만 Via 홀의 위치와 개수가 다르다. 그러므로 Model 2 와 Model 3 의 비교를 통해 via 홀의 위치와 개수가 패키지의 열 전달 및 표면 온도에 미치는 영향을 알 수 있을 것이다.
이는 더욱더 수요가 커지는 소자의 수명과 기능에 대한 신뢰성을 확보하기 위한 방법으로 제안된다. 이로 인하여, 주요 발열부분에 대한 발열량을 정량적으로 예측이 가능해지며, 휜(fin)의 부착위치 또는 휜 효율을 결정하는 기하학적 요소(길이, 두께, 간격)의 설계 시 중요한 자료로 반영할 수 있으리라 기대한다.
온도 상승에 따른 밀도 차가 중력에 의해 자연대류를 발생시키게 되며, 패키지의 표면 온도분포에 영향을 주는 요인이 된다. 정량적으로 자연대류가 온도분포에 큰 영향을 주진 않을지라도, 보다 정확한 온도분포를 예측하기 위해서는 수행해야 할 부분이며, 더 나아가 방열판 설치의 유무 및 효율, 방열판 설계조건을 고려하는데 활용할 수 있을 것이다.
질의응답
핵심어
질문
논문에서 추출한 답변
chip-in-board (CIB) 패키지에서의 심각한 문제는?
그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다. 본 논문에서는 각기 다른 재질의 층으로 구성된 열 전달모형을 설정하고, 3 차원 열 전달 해석으로 적절한 경계 조건에 맞추어 계산하였다.
chip-in-board (CIB) 패키지는 무엇인가?
그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다. 본 논문에서는 각기 다른 재질의 층으로 구성된 열 전달모형을 설정하고, 3 차원 열 전달 해석으로 적절한 경계 조건에 맞추어 계산하였다.
반도체 수요의 폭발적인 증가에 따라 중요해지고 있는 것은?
반도체 수요의 폭발적인 증가와 기술의 진보로 단위면적당 소자수가 늘어나고 있다. 그에 따라 단위면적당 발열량이 더욱 높아져서 반도체의 수명과 신뢰성 보장을 위한 냉각문제의 해결이 점점 중요해지고 있다. 특히, 집적도를 높이기 위해 소자를 기판에 매립하는 chip-in-board (CIB) 패키지에서는 방열이 더욱 심각한 문제가 된다.
참고문헌 (6)
Chang, B.H., 2011, "Natural Convection Heat Transfer in Inclined Rectangular Enclosures," Journal of Energy Engineering, Vol. 20, No. 1, pp. 44-53.
Kim, Y.S., Lee, J.G., Chung, D.H. and Ko, H.S., 2003, "Analysis of Thermal Distribution for LCD-TV Using Numerical Simulation and Experiment," Proceedings of the KSME 2003 Fall Annual Meeting, pp. 302-307.
Kwak, H.S., Lee, S.E., Park, K.S. and Kim, K., 2009, "A Computational Study on Free Convection for Thermal Performance Evaluation of a SWNT Thin- Film Heater," Korean Society of Computational Fluids Engineering, pp. 315-320.
Lee, G.H., Yoo, D.W. and An, S.B., 2009, "Simulation by Utilize," GI JEON, Seoul, pp. 185-380.
Kim, S.K., Lee, J.K. and Cha, D.H,. 2011, "Heat Transfer Deformation Analysis of Flip Chip Bonder," 2011 Trans. Korean Soc. Mech. Eng. A, pp. 461-462.
Kim, H.K. and Oh, S.I., 1996, "Evaluation of Heat Transfer Coefficient Distribution by Inverse Analysis," Trans. Korean Soc. Mech. Eng., Vol.20, No.12, pp. 3856-3870.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.