TSOP(Thin Small Outline Package) 열변형 개선을 위한 전산모사 분석 Numerical Analysis for Thermal-deformation Improvement in TSOP(Thin Small Outline Package) by Anti-deflection Adhesives원문보기
TSOP(Thin Small Outline Package)는 가전제품, 자동차, 모바일, 데스크톱 PC등을 위한 저렴한 비용의 패키지로, 리드 프레임을 사용하는 IC패키지이다. TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다. 그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다. 본 연구에서는 열적 안정성을 갖도록 리드프레임 구조 개선을 위해 수치해석적 방법으로 진행하였다. TSOP 패키지에서 리드프레임의 열적 처짐은 반도체와 다이 사이의 거리(198 um~366 um)에서 안티-디플렉션의 위치에 따라 시뮬레이션을 진행하였다. 안티-디플렉션으로 TSOP 패키지의 열적 처짐은 확실히 개선되는 것을 확인 했다. 안티-디플렉션의 위치가 inside(198 um)일 때 30.738 um 처짐을 보였다. 이러한 결과는 리드프레임의 열적 팽창을 제한하는데 안티-디플렉션이 기여하고 있기 때문이다. 그러므로 리드프레임 패키지에 안티-디플렉션을 적용하게 되면 낮은 CTE를 갖는 재료로 대체하지 않아도 열적 처짐을 향상시킬 수 있음을 기대할 수 있다.
TSOP(Thin Small Outline Package)는 가전제품, 자동차, 모바일, 데스크톱 PC등을 위한 저렴한 비용의 패키지로, 리드 프레임을 사용하는 IC패키지이다. TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다. 그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다. 본 연구에서는 열적 안정성을 갖도록 리드프레임 구조 개선을 위해 수치해석적 방법으로 진행하였다. TSOP 패키지에서 리드프레임의 열적 처짐은 반도체와 다이 사이의 거리(198 um~366 um)에서 안티-디플렉션의 위치에 따라 시뮬레이션을 진행하였다. 안티-디플렉션으로 TSOP 패키지의 열적 처짐은 확실히 개선되는 것을 확인 했다. 안티-디플렉션의 위치가 inside(198 um)일 때 30.738 um 처짐을 보였다. 이러한 결과는 리드프레임의 열적 팽창을 제한하는데 안티-디플렉션이 기여하고 있기 때문이다. 그러므로 리드프레임 패키지에 안티-디플렉션을 적용하게 되면 낮은 CTE를 갖는 재료로 대체하지 않아도 열적 처짐을 향상시킬 수 있음을 기대할 수 있다.
TSOP(Thin Small Outline Package) is the IC package using lead frame, which is the type of low cost package for white electronics, auto mobile, desktop PC, and so on. Its performance is not excellent compared to BGA or flip-chip CSP, but it has been used mostly because of low price of TSOP package. H...
TSOP(Thin Small Outline Package) is the IC package using lead frame, which is the type of low cost package for white electronics, auto mobile, desktop PC, and so on. Its performance is not excellent compared to BGA or flip-chip CSP, but it has been used mostly because of low price of TSOP package. However, it has been issued in TSOP package that thermal deflection of lead frame occurs frequently during molding process and Au wire between semiconductor die and pad is debonded. It has been required to solve this problem through substituting materials with low CTE and improving structure of lead frame. We focused on developing the lead frame structure having thermal stability, which was carried out by numerical analysis in this study. Thermal deflection of lead frame in TSOP package was simulated with positions of anti-deflection adhesives, which was ranging 198 um~366 um from semiconductor die. It was definitely understood that thermal deflection of TSOP package with anti-deflection adhesives was improved as 30.738 um in the case of inside(198 um), which was compared to that of the conventional TSOP package. This result is caused by that the anti-deflection adhesives is contributed to restrict thermal expansion of lead frame. Therefore, it is expected that the anti-deflection adhesives can be applied to lead frame packages and enhance their thermal deflection without any change of substitutive materials with low CTE.
TSOP(Thin Small Outline Package) is the IC package using lead frame, which is the type of low cost package for white electronics, auto mobile, desktop PC, and so on. Its performance is not excellent compared to BGA or flip-chip CSP, but it has been used mostly because of low price of TSOP package. However, it has been issued in TSOP package that thermal deflection of lead frame occurs frequently during molding process and Au wire between semiconductor die and pad is debonded. It has been required to solve this problem through substituting materials with low CTE and improving structure of lead frame. We focused on developing the lead frame structure having thermal stability, which was carried out by numerical analysis in this study. Thermal deflection of lead frame in TSOP package was simulated with positions of anti-deflection adhesives, which was ranging 198 um~366 um from semiconductor die. It was definitely understood that thermal deflection of TSOP package with anti-deflection adhesives was improved as 30.738 um in the case of inside(198 um), which was compared to that of the conventional TSOP package. This result is caused by that the anti-deflection adhesives is contributed to restrict thermal expansion of lead frame. Therefore, it is expected that the anti-deflection adhesives can be applied to lead frame packages and enhance their thermal deflection without any change of substitutive materials with low CTE.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
따라서 본 연구에서는 기존의 열응력에 의한 IC 패키지의 파괴 현상을 유한요소법(FEM)을 이용하여 패키지의 구조에 따른 열적 특성을 해석하고, TSOP의 리드프레임을 고정시켰을 경우 및 압력을 가했을 경우에서의 리드프레임의 처짐량 차이를 확인하였다. 그리고 안티-디플렉션의 위치에 따른 리드프레임 처짐의 차이점을 비교하여 처짐량을 최소화 할 수 있는 리드프레임의 최적 구조를 제시하고자 한다.
따라서 본 연구에서는 기존의 열응력에 의한 IC 패키지의 파괴 현상을 유한요소법(FEM)을 이용하여 패키지의 구조에 따른 열적 특성을 해석하고, TSOP의 리드프레임을 고정시켰을 경우 및 압력을 가했을 경우에서의 리드프레임의 처짐량 차이를 확인하였다. 그리고 안티-디플렉션의 위치에 따른 리드프레임 처짐의 차이점을 비교하여 처짐량을 최소화 할 수 있는 리드프레임의 최적 구조를 제시하고자 한다.
TSOP는 저가형 제품이므로 대체소재보다는 리드프레임 구조개선에 의하여 처짐 불량을 개선할 필요가 있다. 즉, 전산모사기법과 같은 계산기법을 통하여 반도칩와 리드프레임에서의 열적 거동을 분석하고 그 결과를 바탕으로 리드프레임 처짐에 대한 구조개선을 제시하고자 하였다.
가설 설정
패키지 해석 모델의 지지 조건은 2가지로 각 모서리를 고정시키는 것과 아랫면에 압력을 주는 조건으로 하였다. 열하중으로는 공정온도인 180℃로 가정하여 해석을 하였으며 내부가 정상상태에 도달했을 때 구성 재료의 열팽창계수 차이에 의해 발생하는 열응력을 계산하였다. 해석 시 필요한 재료상수는 Table 1과 같다.
해석 시 필요한 재료상수는 Table 1과 같다. 칩과 리드프레임의 재료상수는 S社의 재료상수를 사용하였으며 가해지는 온도구간에서는 변하지 않는다고 가정하였다.
제안 방법
열 해석 파트에서 요소타입(element type)으로 열과 변형에 대한 자유도를 가진 10개의 절점으로 이루어진 3차원 4면체 요소로 해석하였다. 이때 발생하는 열응력은 다음과 같이 나타낼 수 있다.
대상 데이터
본 연구는 54개의 핀수를 갖는 54TSOP 제품의 구조와 열응력 상관관계를 분석하였다. Fig.
54TSOP 제품은 칩상부와 리드프레임 패드사이를 와이어본딩으로 연결하기 때문에 리드프레임의 중간부분이 다운셋(down-set)된 구조로 이루어 진다. 본 연구에서는 리드프레임의 다운셋(down-set) 높이는 400 µm로 모델링 하였다.
이론/모형
DesignModeler를 이용하여 모델링을 하였으며, 10절점 사면체요소를 사용하였다. 이때 절점과 요소의 수는 각각 40만개와 8만개 정도이다.
본 연구에서는 온도분포와 응력분포의 계산을 위하여 상용유한요소 프로그램인 ANSYS를 이용하였다.
열응력의 영향에 의해 리드프레임의 처짐을 고찰하기 위하여 표면실장형 패키지의 일종인 TSOP를 모델링 하였다. 열응력의 영향을 확인하기 위해 열해석 온도조건은 180℃로 하고 구조해석 경계조건은 원통고정(cylindrical fixed)와 압력조건으로 수행하였다.
성능/효과
3 µm의 결과를 얻었다. 따라서 리드프레임의 처짐을 개선하기 위한 방법으로 안티-디플렉션 위치의 선정이 처짐을 개선하는데 중요한 요소로 작용하는 것을 알 수 있다. 결론적으로 공정추가 시 비용을 절약할 수 있는 방법으로 안티-디플렉션의 위치 선정에 대한 최적화가 요구된다.
리드프레임을 원통고정 조건으로 했을 때와 압력 조건으로 했을 때에 안티-디플렉션이 붙여진 부분을 각각 비교하면 두 조건 모두 안티-디플렉션(anti-deflection adhesive) 위치가 inside(198 um) 부분 일 경우 가장 낮은 처짐량을 보였다. 또한 다른 안티-디플렉션 위치에서도 기존의 리드프레임의 처짐량보다는 유사한 처짐량이 보였다. 그러나 같은 inside(198 um) 위치에서도 위쪽에 위치할 때는 56.
열응력의 영향을 확인하기 위해 열해석 온도조건은 180℃로 하고 구조해석 경계조건은 원통고정(cylindrical fixed)와 압력조건으로 수행하였다. 해석결과 리드프레임의 3열에 열응력이 집중됨을 알 수 있었다. 리드프레임을 원통고정 조건으로 했을 때와 압력 조건으로 했을 때에 안티-디플렉션이 붙여진 부분을 각각 비교하면 두 조건 모두 안티-디플렉션(anti-deflection adhesive) 위치가 inside(198 um) 부분 일 경우 가장 낮은 처짐량을 보였다.
후속연구
따라서 리드프레임의 처짐을 개선하기 위한 방법으로 안티-디플렉션 위치의 선정이 처짐을 개선하는데 중요한 요소로 작용하는 것을 알 수 있다. 결론적으로 공정추가 시 비용을 절약할 수 있는 방법으로 안티-디플렉션의 위치 선정에 대한 최적화가 요구된다.
질의응답
핵심어
질문
논문에서 추출한 답변
TSOP 패키지에서 몰딩공정 할 때 문제점은 무엇인가?
TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다. 그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다.
TSOP 패키지에서 몰딩공정 할 때 발생하는 문제점을 해결하기 위한 방법은?
그러나, TSOP 패키지에서 몰딩공정 할 때 리드프레임의 열적 처짐 현상이 빈번하게 일어나고, 반도체 다이와 패드 사이의 Au 와이어 떨어짐 현상이 이슈가 되고 있다. 이러한 문제점을 해결하기 위해서는 리드프레임의 구조를 개선하고 낮은 CTE를 갖는 재료로 대체해야 한다. 본 연구에서는 열적 안정성을 갖도록 리드프레임 구조 개선을 위해 수치해석적 방법으로 진행하였다.
TSOP란?
TSOP(Thin Small Outline Package)는 가전제품, 자동차, 모바일, 데스크톱 PC등을 위한 저렴한 비용의 패키지로, 리드 프레임을 사용하는 IC패키지이다. TSOP는 BGA와 flip-chip CSP에 비해 우수한 성능은 아니지만, 저렴한 가격 때문에 많은 분야에 널리 사용되고 있습니다.
참고문헌 (10)
J. H. Lau, Low Cost Flip Chip Technology, pp.1-90, McGraw Hill, New York (2001).
J. H. Lau, Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies, pp.1-408, McGraw Hill, New York (1997).
H. Ye, C. Basaran and D. C. Hopkins, "Damage Mechanics of Microelectronics Solder Joints under High Current Densities", Int. J. Solids Structures, 40, 4021 (2003).
D. G. Kim, J. W. Kim, J. G. Lee, H. Mori, D. J. Quesnel and S. B. Jung, "Solid State Interfacial Reaction and Joint Strength of Sn-37Pb Solder with Ni-P Under Bump Metallization in Flip Chip Application", J. Alloys Compd., 395, 80 (2005).
J. W. Yoon, W. C. Moon and S. B. Jung, "Core Technology of Electronic Packaging", Journal of KWS, 23(2), 116 (2005).
J. E. Galloway and B. M. Miles, "Moisture Absorption and Desorption Predictions for Plastic Ball Grid Array Package", IEEE Trans. Comp., Packag., Manufact. Technol. A, 20(3), 274 (1997).
W. -L. Yang and D. M. S. Yin, "The Effects of Epoxy Molding Composition on the Warpage and Popcorn Resistance of PBGA", Proc. 49th ECTC, San Diego, 721, IEEE CPMT/EIA (1999).
S. Cho, H. Jung and O. Bae, "Numerical Analysis on the Design Variables and Thickness Deviation Effects on Warpage of Substrate for FCCSP" J. Microelectron. Packag. Soc., 19(3), 57 (2012).
S. H. Hwang, B. J. Kim, S. Y. Jung, H. Y. Lee and Y. C. Joo, "Thermo-Mechanical Analysis of Though-Silicon-Via in 3D Packaging", J. Microelectron. Packag. Soc., 17(1), 69 (2010).
T. K. Lee, D. M. Kim, H. I. Jun, S. W. Ha and M. Y. Jeong, "The Optimization of FCBGA Thermal Design by Micro Pattern Structure", J. Microelectron. Packag. Soc., 18(3), 59 (2011).
※ AI-Helper는 부적절한 답변을 할 수 있습니다.