[논문]디바이스 내장형 플렉시블 전자 모듈 제조 및 신뢰성 평가

김대곤; 홍성택; 김덕흥; 홍원식; 이창우

doi:10.5781/kwjs.2013.31.3.84

디바이스 내장형 플렉시블 전자 모듈 제조 및 신뢰성 평가
Fabrication and Reliability Test of Device Embedded Flexible Module 원문보기

大韓溶接·接合學會誌 = Journal of the Korean Welding and Joining Society, v.31 no.3, 2013년, pp.84 - 88

김대곤 (삼성테크윈 MDS 개발팀) , 홍성택 (삼성테크윈 MDS 개발팀) , 김덕흥 (삼성테크윈 MDS 개발팀) , 홍원식 (전자부품연구원 부품소재물리연구센터) , 이창우 (한국생산기술연구원 용접접합기술센터)

Abstract ▼ AI-Helper

These days embedded technology may be the most significant development in the electronics industry. The study focused on the development of active device embedding using flexible printed circuit in view of process and materials. The authors fabricated 30um thickness Si chip without any crack, chipping defects with a dicing before grinding process. In order to embed chips into flexible PCB, the chip pads on a chip are connected to bonding pad on flexible PCB using an ACF film. After packaging, all sample were tested by the O/S test and carried out the reliability test. All samples passed environmental reliability test. In the future, this technology will be applied to the wearable electronics and flexible display in the variety of electronics product.

주제어

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 디바이스 내장형 플렉시블 전자모듈을 제조하기 위한 핵심 단위 공정 및 각 단위공정에서 필요한 요소 기술들과 제작된 전자 모듈의 신뢰성 평가결과에 대해 기술하고자 한다.
내/외층 기판을 제작하는 공정 프로세스는 일반적으로 FPC 제작하는 공정과 유사하지만 디바이스 내장형 전자 모듈을 제작하기 위해서 중요한 핵심 공정은 thin wafer 가공 기술, thin chip bonding 기술, 내층과 외층을 interconnection 하는 기술이다. 본 논문에서는 앞서 이야기 한 핵심 공정 기술에 위주로 설명하고자 한다.
본 논문은 최근 각광 받고 있는 디바이스가 내장형 플렉시블 전자 모듈 평가 및 신뢰성 평가에 대해 연구하였다. DBG 프로세스를 적용하여 30um 두께의 thin device를 제작 하였으며, 제작된 device는 ACF 필름을 이용하여 플립칩 본딩 하였다.

제안 방법

Chip bump는 높이 15um, 사이즈 50×50um의 Au bump를 전해 도금법으로 형성하였으며 기판과 칩과의 전기적 통전 및 제작된 전자 모듈의 불량 검사를 위하여 daisy-chain을 칩과 기판에 모두 반영하였다.
본 논문은 최근 각광 받고 있는 디바이스가 내장형 플렉시블 전자 모듈 평가 및 신뢰성 평가에 대해 연구하였다. DBG 프로세스를 적용하여 30um 두께의 thin device를 제작 하였으며, 제작된 device는 ACF 필름을 이용하여 플립칩 본딩 하였다. Thin device 본딩을 위해 ejecting tool은 4 pin nozzle를 적용하였으며, bonding tool은 디바이스 면적의 약 85% 일 때 가장 우수한 결과를 얻을 수 있었다.
Daisy-chain으로 형성된 36개 칩모듈에 대한 전기저항은 22.8Ω으로 매우 양호 하였으며, 제작된 전자 모듈에 대해서는 4가지 항목에 대해 신뢰성 평가를 실시하였다.
Thin device 본딩을 위해 ejecting tool은 4 pin nozzle를 적용하였으며, bonding tool은 디바이스 면적의 약 85% 일 때 가장 우수한 결과를 얻을 수 있었다. 내층과 외층의 전기적 통전을 위한 micro via는 UV+CO₂ combi type 적용하여 가공하였다. Daisy-chain으로 형성된 36개 칩모듈에 대한 전기저항은 22.
제작 후 모듈의 외부 및 내부 결함을 분석하기 위해 모든 샘플을 BBT, SAT, X-ray 검사를 진행 하였으며, 검사결과 결함은 존재 하지 않았다. 또한, daisy-chain으로 형성된 36개 칩 모듈에 대한 전기저항 측정하였다. 측정 결과 평균 22.
본 연구에서는 UV+CO₂ combi type을 사용하여 micro via interconnection을 제조 하였다.
디바이스 내장형 전자모듈을 만들기 위해서는 얇은 두께의 칩이 필수적으로 요구된다. 본 연구에서는 thin wafer를 제작하기 위해서 일반적인 thinning 프로세스가 아닌 DBG(dicing before grinding) 공법을 적용하여 약 30um 두께의 칩을 제작하였다. 그림 4에 normal grinding 프로세스와 DBG 프로세스를 도식화 하였다.
외층 패턴은 일반적인 FPC 공정 프로세스로 제작하였으며, 패턴 형성 후 INNOX社 coverlay 필름(PI 12.5um/Adhesive 35um) 사용하여 solder resist를 형성하였고, finish plating은 ENIG(Ni: 3um, Au: Min 0.05um) 적용하였다.
제작 후 모듈의 외부 및 내부 결함을 분석하기 위해 모든 샘플을 BBT, SAT, X-ray 검사를 진행 하였으며, 검사결과 결함은 존재 하지 않았다. 또한, daisy-chain으로 형성된 36개 칩 모듈에 대한 전기저항 측정하였다.
제작된 샘플은 표3에 보이는 4가지 평가항목에 대하여 신뢰성 평가를 진행 하였다. 시험 전/후 전기저항, SAT, X-ray 검사를 진행 하였으며, 그 결과 어떠한 항목에서도 결함이나 불량이 발생하지 않아 4가지 평가 항목을 모두 만족 하였다.
칩과 내층 기판의 전기적 접속은 ACF 필름을 이용 하여 플립칩 본딩을 하였으며, 칩이 본딩된 내층 기판과 외층 기판은 resin flow 및 밀착력을 향상시키기 위해 특수 제작된 50um 두께의 본딩시트(bonding sheet)를 사용하였다. 또한, 외층 기판의 솔더 레지스트(solder resist) 물질은 커버레이(coverlay)를 사용하여 제작된 전자모듈의 유연성을 유지 하였다.

대상 데이터

먼저 디바이스 내장형 플렉시블 전자 모듈을 제작하기 위해 사용한 플렉시블 기판은 sputter type의 양면 FCCL, thin device는 8인치 si wafer를 사용하였다.

성능/효과

DBG 프로세스를 적용하여 30um 두께의 thin device를 제작 하였으며, 제작된 device는 ACF 필름을 이용하여 플립칩 본딩 하였다. Thin device 본딩을 위해 ejecting tool은 4 pin nozzle를 적용하였으며, bonding tool은 디바이스 면적의 약 85% 일 때 가장 우수한 결과를 얻을 수 있었다. 내층과 외층의 전기적 통전을 위한 micro via는 UV+CO₂ combi type 적용하여 가공하였다.
특히, 얇은 두께의 칩을 본딩할 경우 ejecting/bonding tool의 형상 및 크기가 중요한 변수이다. 본 실험에서는 다양한 DOE 평가를 통해 ejecting tool의 경우 칩에 부과되는 응력 및 ejecting 시 칩 크랙을 최소화하기 위해 4 pin nozzle을 적용하였으며, bonding tool의 크기는 ACF resin flow 및 균일한 압력 전달을 위해 칩 사이즈의 85%일 때 최적의 결과를 얻을 수 있었다.
제작된 샘플은 표3에 보이는 4가지 평가항목에 대하여 신뢰성 평가를 진행 하였다. 시험 전/후 전기저항, SAT, X-ray 검사를 진행 하였으며, 그 결과 어떠한 항목에서도 결함이나 불량이 발생하지 않아 4가지 평가 항목을 모두 만족 하였다.
측정 결과 평균 22.8Ω, 표준편차 0.35Ω 양호한 전기적 특성을 확보하였다.

질의응답

핵심어	질문	논문에서 추출한 답변
	최근의 전자제품은 어떻게 변화하고 있는가?	최근의 전자제품은 휴대폰, IT 이동기기 제품, 유비 쿼터스 컴퓨팅을 이용한 다기능, 집적화의 시대로 접어 들었으며 네트워크, 인터넷, 디지털 컨텐츠, 휴대 정보 기기, 멀티미디어, 유무선 통신기술 등이 융합하며 종래 개념으로 정의할 수 없는 새로운 기기로 점점 진화 되어 가고 있다. 전자기기의 진화와 더불어 다양한 정보를 인간에게 언제 어디서나 전달하는 정보전달 매체 로서 외부 충격에 강하며 휴대하기 용이하고 경박단소 하면서 임의의 형태로 구현이 가능하고 특히, 유연하여 종이처럼 접거나 고굴곡의 기하학적 형태까지도 가능한 고집적 플렉시블 전자모듈에 대한 요구가 대두고 있다1-5).
	디바이스 내장형 모듈 기술은 어떤 역할을 하는가?	반도체 패키징 기술 역시 평면적으로 부품을 배치하는 종래의 2차원 실장기술의 한계를 극복하기 위해 다양한 형태의 3차원 적층 실장 기술 개발에 대한 연구가 활발히 진행되고 있으며, 이 중 디바이스가 기판 내부에 삽입되는 내장형 전자 모듈에 대한 패키징 기술이 최근 많은 주목을 받고 있다. 디바이스 내장형 모듈 기술은 PCB 기판의 고밀도 3D 실장 구조로서, PCB 기판을 다층 구조로 함과 동시에, 그 내부에 반도체 IC 칩을 내장하는 구조로 최단의 배선길이에 의한 신호 처리의 고속화는 물론 기판 단위 면적당 실장부품의 효율이 향상되며 이로 인한 소형화로 시스템의 미세화, 저전력화를 도모 할 수 있기 때문에 차세대 마이크로 시스템을 구현하기 위해 꼭 필요한 기술이라 할 수 있다6-7).

참고문헌 (9)

J. M. Kim, J. P. Jung, S. H. Kim, J. H. Park: Packaging Technology in Electronics and 3-dimensional Stacking Packaging, Journal of KWS, 23-2 (2005), 129-137 (in Korean)
W. S. Hong, C. M. Oh, N. C. Park, B. S. Song, S, B. Jung, 'Reliability Assessment for Electronic Assemblies with Electrical and Electrochemical Properties Measurement, Journal of KWS, 25-2 (2007), 118-125 (in Korean)

원문보기 상세보기
Y. Zhang, T. Richardson, S. Chung, C. Wang, B. Kim, C. Rietmann: Proc. of International Microsystems, Packaging, Assembly and Circuits Technology Conference, 2007, 219-222
B. Curran, I. Ndip, S. Guttovski, H. Reichl: Proc. of 10th Electronics Packaging Technology Conferences, 2008, 206
Cheng-Ta Ko, Shoulung Chen, Chia-Wen Chiang, Tzu-Ying Kuo, Ying-Ching Shih and Yu-Hua Chen: Electronic Components and Technology Conference Proceedings, 2006, 322-329
D. G. Kim, J. W. Kim, S. S. Ha, J. P. Jung, Y. E. Shin, J. H. Moon, S. B. Jung: Fabrication of Throughhole Interconnect in Si Wafer for 3D Package, Journal of KWS, 24-2 (2006), 172-178 (in Korean)
Becker, K. F., Jung, E., Ostmann, A., Braun, T., Neumann, A., Aschenbrenner, R., Reichl, H.: Stackable System-On-Packages With Integrated Components, IEEE Transactions on Advanced Packaging, 24-2 (2004), 268-277
http://www.discousa.com/eg/solution/index.html
http://www.lintec.co.kr/product/bg_dbg.asp

저자의 다른 논문 :

LOADING...

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증