$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

3차원적 전류 흐름을 고려한 FinFET의 기생 Source/Drain 저항 모델링
Modeling of Parasitic Source/Drain Resistance in FinFET Considering 3D Current Flow 원문보기

Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지, v.50 no.10, 2013년, pp.67 - 75  

안태윤 (성균관대학교 정보통신대학) ,  권기원 (성균관대학교 정보통신대학) ,  김소영 (성균관대학교 정보통신대학)

초록
AI-Helper 아이콘AI-Helper

본 논문에서는 RSD(Raised Source/Drain)구조를 가지는 FinFET에서 3차원적 전류 흐름을 고려한 소스와 드레인의 해석적 저항모델을 제시한다. FinFET은 Fin을 통해 전류가 흐르기 때문에 소스/드레인의 기생저항이 크고 채널을 포함한 전체저항에서 중요한 부분을 차지한다. 제안하는 모델은 3차원적 전류흐름을 고려하여 contact부터 channel 직전 영역까지의 소스/드레인 저항을 나타내며 contact저항과 spreading저항의 합으로 이루어져 있다. Contact저항은 전류의 흐름을 고려한 가이드라인을 통해 작은 저항의 병렬합으로 모델링되고 spreading저항은 적분을 통해 구현했다. 제안된 모델은 3D numerical solver인 Raphael의 실험결과를 통해 검증했다. 본 연구에서 제안된 기생저항 모델을 BSIM-CMG와 같은 압축모델에 구현하여 DC 및 AC 성능 예측의 정확도를 높일 수 있을 것이다.

Abstract AI-Helper 아이콘AI-Helper

In this paper, an analytical model is presented for the source/drain parasitic resistance of FinFET. The parasitic resistance is a important part of a total resistance in FinFET because of current flow through the narrow fin. The model incorporates the contribution of contact and spreading resistanc...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

가설 설정

  • 전류의 흐름이 일정한 기본구조와 달리 확장된 구조는 RSD 영역에서 전류가 확산한다. 기생저항은 RSD와 extension 영역의 저항의 직렬합으로 나타낼 수 있고 extension에서의 전류 흐름과 저항이 동일하다는 가정의 통해, 두 가지 경우 전체 기생 저항의 차이는 RSD 영역의 저항 차이라 할 수 있다. 기본 구조에서 RSD 영역의 저항을 R1, 확장된 구조에서 RSD 영역의 저항을 R2, 두 가지 구조의 차이인 R1-R2를 spreading 저항(Rsp)으로 정의하면 확장된 구조의 전체 기생저항은 다음과 같이 나타낼 수 있다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
ICs의 성능 향상과 고집적을 위해서 무엇이 선행되어야 하는가? ICs(Integrated Circuits)의 성능 향상과 고집적을 위해선 소자의 scaling-down이 반드시 선행 되어야 한다. 그러나 평판채널 MOSFET의 scaling-down은 문턱전압(Vth) 저하, SS(Subthreshold Swing)와 DIBL(Drain Induced Barrier Lowering)의 특성저하, random 채널 도핑에 따른 소자의 특성변화, 게이트 산화막을 통한 터널링과 소스/드레인 접합부에서의 band-to-band 터널링으로 인한 누설 전류 증가와 같은 문제점들에 직면해 있다[1~2].
FinFET에서 소스/드레인의 기생저항이 큰 이유는? 본 논문에서는 RSD(Raised Source/Drain)구조를 가지는 FinFET에서 3차원적 전류 흐름을 고려한 소스와 드레인의 해석적 저항모델을 제시한다. FinFET은 Fin을 통해 전류가 흐르기 때문에 소스/드레인의 기생저항이 크고 채널을 포함한 전체저항에서 중요한 부분을 차지한다. 제안하는 모델은 3차원적 전류흐름을 고려하여 contact부터 channel 직전 영역까지의 소스/드레인 저항을 나타내며 contact저항과 spreading저항의 합으로 이루어져 있다.
평판채널 MOSFET의 scaling-down으로 인한 문제점을 극복하기 위해 연구되고 있는 소자는 무엇인가? Scaling-down으로 인한 문제점들을 극복하기 위해 연구되어지고 있는 새로운 소자 중 지느러미모양인 fin으로 구성된 FinFET이 차세대 소자로 각광 받고 있다. 3차원 구조인 FinFET은 채널이 수직적으로 형성되어 2차원 구조인 MOSFET에 비해 SCE(Short Channel Effect)의 감소와 높은 전류의 흐름을 가능하게 한다[3~5].
질의응답 정보가 도움이 되었나요?

참고문헌 (14)

  1. The International Technology Roadmap for Semiconductors(ITRS), 2011. 

  2. Byung-Kil Choi, Kyoung-Rok Han, Ki-Heung Park, Young-Min Kim, and Jong-Ho Lee, "Study on Electrical Characteristics of Ideal Double-Gate Bulk FinFETs," The Journal of The Institute of Electrical Engineers of Korea, vol. 43, no. 11, pp. 754-760, Nov. 2006. 

  3. K. W. Lee, SeokSoon Noh, NaHyun Kim, KeeWon Kwon, and SoYoung Kim, "Comparative study of analog performance of multiple fin tri-gate FinFETs," International Conference on Electronics, Information and Communication, 2012. 

  4. W. Yang and J. G. Fossum, "On the feasibility of nanoscale triple gate CMOS transistors," IEEE Trans. Electron Devices, vol. 52, no. 6, pp. 1159-1164, Jun. 2005. 

  5. SeokSoon Noh, KeeWon Kwon, and SoYoung Kim, "Analysis of Process and Layout Dependent Analog Performance of FinFET Structure using 3D Device Simulator," The Journal of The Institute of Electrical Engineers of Korea, vol. 50, no. 4, pp. 795-802, April. 2013. 

  6. BSIM-CMG106.1.0 Technical Manual 9.11.2012 

  7. A. Dixit, A. Kottantharayil, N. Collaert, M. Goodwin, M. Jurczak, and K. De Meyer, "Analysis of the parasitic S/D resistance in multiple-gate FETs," IEEE Trans. Electron Devices, vol. 52, no. 6, pp. 1132-1140, jun. 2005. 

  8. D. Tekleab, S. Samavedam, and P. Zeitzoff, "Modeling and Analysis of Parasitic Resistance in Double-Gate FinFETs," IEEE Trans. Electron Devices, vol. 56, no. 10, pp. 2291-2296, oct. 2009. 

  9. C. W. Sohn, C. Y. Kang, M. D. Ko, D. Y. Choi, H. C. Sagong, E. Y. Jeong, C. H. Park, S. H. Lee, Y. R. Kim, C. K. Baek, J. S. Lee, J. C. Lee, and Y. H. Jeong, "Analytic Model of S/D Series Resistance in Trigate FinFETs With Polygonal Epitaxy," IEEE Trans. Electron Devices, vol. 60, no. 4, pp. 1302-1309, April. 2013. 

  10. H. H. Berger, "Contact resistance on diffused resistors," in Proc. ISSCC, 1969, pp. 162-163. 

  11. K. Varahramyan and E. J. Verret, "A model for specific contact resistance applicable for titanium silicide-silicon contacts," Solid State Electron., vol. 39, no. 11, pp. 1601-1607, Nov. 1996. 

  12. TCAD Raphael User's Guide, Synopsys. 

  13. Balasubramanian Murugan, Samar K. Saha and Rama Venkat, "Analysis of Subthreshold Behavior of FinFET using Taurus," Journal of Semiconductor Technology and Science, vol. 7, no. 1, Mar. 2007. 

  14. K. Terada and H. Muta, "A new method to determine effective MOSFET channel length," Japanese journal of applied physics, vol. 18, no. 5, pp. 953-959, May. 1979. 

저자의 다른 논문 :

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로