최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기전기전자학회논문지 = Journal of IKEEE, v.18 no.3, 2014년, pp.349 - 355
In semiconductor IP reuse, precise understanding of semiconductor IP interfaces is essential for integrated chip design. However, in general, these interfaces are described in the original designer's description style. Furthermore, their description method are not unified, so it is very difficult fo...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
반도체 IP 인터페이스의 표준화된 기술 방법은 어떠한 항목으로 정의되는가? | 반도체 IP 인터페이스의 표준화된 기술 방법은 표 1과 같이 IP 정보, 기술 수준, 모델 제공, 데이터 타입, 인터페이스 정보, 포트 정보, 신호 정보, 프로토콜 정보, 소스 파일의 9개 항목으로 정의된다. 9개 항목 및 이들의 하위 항목은 사용자값 또는 선택값 중 하나의 형태를 가지며, 선택값은 표 1에 지정된 몇 개의 값 중에서 하나를 선택하여 사용한다. | |
반도체 IP 인터페이스를 기술하는 방법을 표준화하는 것은 어떠한 문제점이 발생하는가? | 이러한 문제점을 해결하는 방법의 하나는 반도체 IP 인터페이스를 기술하는 방법을 표준화하는 것이다. 그러나 표준화가 지나치게 세밀하면 설계자의 자유를 침해하여 설계 능률이 떨어질 수 있고, 표준화가 지나치게 간략하면 너무 많은 항목이 제각각으로 기술되어 다른 사람이 이해하기 어려울 수 있다.[1][2] | |
반도체 IP의 재사용에서 가장 어려운 점은 무엇인가? | 반도체 IP의 재사용에서 가장 어려운 점은 서로 다른 방식으로 개발된 인터페이스를 통합 칩 설계자가 이해하기가 어렵다는 점이다. 반도체 IP의 상당수는 지적재산권을 보호하기 위해서 내부 구조를 전혀 보여주지 않고 최종적인 레이아웃 또는 네트리스트만을 제공하기 때문에 인터페이스의 정확한 이해 없이는 반도체 IP의 통합이 매우 어렵지만, 이들 인터페이스는 대부분 원래 설계자의 이해 수준에 맞추어져 기술(description)되어 있는데다가, 기술하는 방법도 제각각이어서 이들 반도체 IP를 설계하지 않은 통합 칩 설계자가 이해하는데 많은 혼란이 따른다. |
Telecommunications Technology Association, TTAK.OT-10.0289, "Description and Architecture of Semiconductor IP Interface", 2010.
VSI Alliance, "System-Level Interface Behavioral Documentation Standard (SLD) 1 1.0", 2000.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.