$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 비대칭 DGMOSFET에서 채널길이와 두께 비에 따른 DIBL 의존성 분석
Dependence of Drain Induced Barrier Lowering for Ratio of Channel Length vs. Thickness of Asymmetric Double Gate MOSFET 원문보기

한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.19 no.6, 2015년, pp.1399 - 1404  

정학기 (Department of Electronic Engineering, Kunsan National University)

초록
AI-Helper 아이콘AI-Helper

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하고자한다. 드레인 전압이 소스 측 전위장벽에 영향을 미칠 정도로 단채널을 갖는 MOSFET에서 발생하는 중요한 이차효과인 드레인 유도 장벽 감소는 문턱전압의 이동 등 트랜지스터 특성에 심각한 영향을 미친다. 드레인 유도 장벽 감소현상을 분석하기 위하여 포아송방정식으로부터 급수형태의 전위분포를 유도하였으며 차단전류가 10-7 A/m일 경우 비대칭 이중게이트 MOSFET의 상단게이트 전압을 문턱전압으로 정의하였다. 비대칭 이중게이트 MOSFET는 단채널 효과를 감소시키면서 채널길이 및 채널두께를 초소형화할 수 있는 장점이 있으므로 본 연구에서는 채널길이와 두께 비에 따라 드레인 유도 장벽 감소를 관찰하였다. 결과적으로 드레인 유도 장벽 감소현상은 단채널에서 크게 나타났으며 하단게이트 전압, 상하단 게이트 산화막 두께 그리고 채널도핑 농도 등에 따라 큰 영향을 받고 있다는 것을 알 수 있었다.

Abstract ▼ AI-Helper 아이콘AI-Helper

This paper analyzed the phenomenon of drain induced barrier lowering(DIBL) for the ratio of channel length vs. thickness of asymmetric double gate(DG) MOSFET. DIBL, the important secondary effect, is occurred for short channel MOSFET in which drain voltage influences on potential barrier height of s...

주제어

#비대칭 이중게이트   #드레인 유도 장벽 감소   #채널길이   #채널두께  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 핀펫과 DGMOSFET는 게이트의 위치가 다를 뿐 기본적인 동작은 동일하므로 본 연구에서는 구조가 비교적 간단한 DGMOSFET의 DIBL 현상에 대하여 연구할 것이다. DGMOSFET는 대칭형과 비대칭형으로 구분되며 비대칭형의 경우 상하단 게이트 구조를 달리 제작할 수 있으므로 단채널효과를 제어할 수 있는 요소가 증가하는 장점을 지니고 있어 본 연구에서는 비대칭 DGMOSFET에 대하여 연구할 것이다.
  • 그러나 비대칭 DGMOSFET 의 경우 게이트가 상하단에 존재하므로 스켈링이론에 변화가 발생할 수 있다. 그러므로 본 연구에서는 채널 길이와 채널두께의 비에 따른 비대칭 DGMOSFET의 DIBL 변화를 관찰하고자 한다. 이때 하단 게이트 전압, 상하단 게이트 산화막 두께, 최대도핑농도 그리고 가우스함수의 변수인 이온주입범위의 변화를 파라미터로 사용하여 DIBL의 변화를 관찰하였다.
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 길이와 채널두께의 비에 따른 드레인 유도 장벽 감소 현상의 변화에 대하여 분석하였다. 이를 위하여 급수 형태의 전위분포함수를 구하였으며 이때 전하분포로는 가우스함수를 이용하였다.
  • 최근 삼성전자에서는 14 nm 핀펫 공정을 이용한 모바일 애플리케이션 프로세서(AP)를 양산하는데 성공하였으며 이 AP가 탑재된 모바일 기기의 출시되기에 이르렀다. 핀펫과 DGMOSFET는 게이트의 위치가 다를 뿐 기본적인 동작은 동일하므로 본 연구에서는 구조가 비교적 간단한 DGMOSFET의 DIBL 현상에 대하여 연구할 것이다. DGMOSFET는 대칭형과 비대칭형으로 구분되며 비대칭형의 경우 상하단 게이트 구조를 달리 제작할 수 있으므로 단채널효과를 제어할 수 있는 요소가 증가하는 장점을 지니고 있어 본 연구에서는 비대칭 DGMOSFET에 대하여 연구할 것이다.
본문요약 정보가 도움이 되었나요?

참고문헌 (7)

  1. S.M.Lee, J.Y.Kim, C.G.Yu and J.T. Park, "A Comparative study on hot carrier effects in inversion-mode and junctionless MugFETs," Solid-State Electronics, vol.79, pp.253-257, 2013. 

    상세보기 crossref

  2. D.Juan Pablo, S.J. Kim, D.I.Moon, J.H.Ahn, J.Y.Kim, S.Kim and Y.K.Choi, " A Universal Core Model for Multiple-Gate Field Effect Transistors, Part II: Drain Current Model," IEEE Trans. on Electron Devices, vol.60, no.2, pp.848-855, 2013. 

    상세보기 crossref

  3. V.Anne, S.Bart, L.Daniele, V.William and G.Guido, "Modeling the Single-Gate, Double-Gate, and Gate-allAround Tunnel Field Effect Transistor," J. Applied Physics, vol.107, no.2, pp.24518-24526, 2010. 

    상세보기 crossref

  4. Z.Ding, G.Hu, J Gu, R.Liu, L.Wang and T.Tang, "An analytical model for channel potential and subthreshold swing of the symmetric and asymmetric double-gate MOSFETs," Microelectronics J., vol.42, pp.515-519, 2011. 

    상세보기 crossref

  5. Hakkee Jung, :Analysis for Potential Distribution of Asymmetric Double Gate MOSFET Using Series Function, J. of KIICE, vol.17, no.11, pp.2621-2626. 2013. 

  6. Q.Chen, B.Agrawal and J.D.Meindl, "A Comprehensive Analytical Subthreshold Swing(S) Model for Double-Gate MOSFETs," IEEE Trans. on Electron Devices, vol.49, no.6, pp.1086-1090, 2002. 

    상세보기 crossref

  7. H.K. Jung and O.S. Kwon,"Analysis of Threshold Voltage for Channel of Asymmetric DGMOSFET," Information, vol.17, no.11(B), pp.5879-5884, 2014. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

GOLD

오픈액세스 학술지에 출판된 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로