본 연구에서는 F-PGA 타입의 CPU 칩과 W-BGA 타입의 CPU 칩을 대상으로 금(Au)의 함량 및 분포 상태를 확인하였다. 그 결과 F-PGA 칩의 경우, 금의 80.8%가 칩 터미널(terminal)부분에, W-BGA 칩의 경우에는 베어다이(bare die)에 금이 89.8% 편재되어 있는 것을 확인하였다. 이와 같이 대부분의 금이 칩의 특정 부분에 존재하는 사실로부터 CPU 칩의 해체장치를 고안하게 되었다. CPU 칩 해체실험의 조작변수는 롤러 회전속도, IR 히터의 가열 온도, 가열 시간으로 하였다. F-PGA 칩의 경우에는 가열 온도 $300^{\circ}C$, 가열 시간 90초 조건, 그리고 W-BGA 칩의 경우에는 롤러속도 90 rpm, 가열온도 $300^{\circ}C$, 가열 시간 180초 조건에서 칩 터미널과 베어다이를 각각 완전하게 분리/회수할 수 있었다.
본 연구에서는 F-PGA 타입의 CPU 칩과 W-BGA 타입의 CPU 칩을 대상으로 금(Au)의 함량 및 분포 상태를 확인하였다. 그 결과 F-PGA 칩의 경우, 금의 80.8%가 칩 터미널(terminal)부분에, W-BGA 칩의 경우에는 베어다이(bare die)에 금이 89.8% 편재되어 있는 것을 확인하였다. 이와 같이 대부분의 금이 칩의 특정 부분에 존재하는 사실로부터 CPU 칩의 해체장치를 고안하게 되었다. CPU 칩 해체실험의 조작변수는 롤러 회전속도, IR 히터의 가열 온도, 가열 시간으로 하였다. F-PGA 칩의 경우에는 가열 온도 $300^{\circ}C$, 가열 시간 90초 조건, 그리고 W-BGA 칩의 경우에는 롤러속도 90 rpm, 가열온도 $300^{\circ}C$, 가열 시간 180초 조건에서 칩 터미널과 베어다이를 각각 완전하게 분리/회수할 수 있었다.
In this study, Au distribution in F-PGA chip and W-BGA chip were examined to recover Au effectively from CPU chips. The result showed that 80.8% and 89.8% of Au exist in terminal of F-PGA chip and bare die of W-BGA chip, respectively. Based on the fact that Au exists in specific parts of the chips, ...
In this study, Au distribution in F-PGA chip and W-BGA chip were examined to recover Au effectively from CPU chips. The result showed that 80.8% and 89.8% of Au exist in terminal of F-PGA chip and bare die of W-BGA chip, respectively. Based on the fact that Au exists in specific parts of the chips, an CPU chip dismantling apparatus was developed. The experimental variables were roller rotating speed, heat temperature of IR heater and heating time. Terminals of F-PGA chips were completely recovered under the temperature of $300^{\circ}C$ and the residence time of 90 s. Bare dies of W-BGA chips were completely recovered as well under the temperature of $300^{\circ}C$, the roller rotating rate of 90 rpm and the residence time of 90 s.
In this study, Au distribution in F-PGA chip and W-BGA chip were examined to recover Au effectively from CPU chips. The result showed that 80.8% and 89.8% of Au exist in terminal of F-PGA chip and bare die of W-BGA chip, respectively. Based on the fact that Au exists in specific parts of the chips, an CPU chip dismantling apparatus was developed. The experimental variables were roller rotating speed, heat temperature of IR heater and heating time. Terminals of F-PGA chips were completely recovered under the temperature of $300^{\circ}C$ and the residence time of 90 s. Bare dies of W-BGA chips were completely recovered as well under the temperature of $300^{\circ}C$, the roller rotating rate of 90 rpm and the residence time of 90 s.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 연구에서는 CPU 칩 내 금이 국부적으로 존재한다는 사실로부터 CPU 칩의 해체공정을 전처리 방법으로써 제안하고자 한다. 먼저 CPU 칩을 베어다이, IC 기판, 터미널로 구분한 뒤 각 부분에 대한 금의 분포 형태를 확인하였다.
터미널의 경우 200℃ 내외에서 IC 기판과의 연결면에 있는 땜납(SnPb 합금)이 기계적 강도가 매우 약하고 낮은 융점으로 인해 쉽게 해체가 일어나지만 베어다이의 경우 IC 기판과 수지 성분의 접착제로 상호간 고정이 되어있어 좀 더 높은 열과 강한 외력을 필요로 한다. 이러한 점을 고려하여 터미널과 베어다이를 효율적으로 해체시키기 위해 각 연결 부위의 부착성분에 따라 온도와 외부로부터 작용하는 힘을 다르게 주고자 하였다.
제안 방법
2.터미널과 베어다이의 IC 기판과의 접착력 차이를 반영하여 두 개의 구역으로 나누어 상단은 터미널의 해체, 하단은 베어다이의 해체가 이루어지도록 해체 장치를 설계 및 제작하였다.
3. 칩 해체장치를 이용하여 터미널과 베어다이 해체 실험을 수행하였다. F-PGA 칩 터미널의 경우 온도 300℃, 가열시간 90초 경과 분리할 수 있었으며, FPGA 및 W-BGA 칩 공히 온도 300℃, 롤러속도 90 rpm에서 가열시간 180초 경과 베어다이를 100% 해체하는 조건을 확인하였다.
4. 해체 장치를 이용하여 CPU 칩의 해체 전/후 금 금속의 품위를 확인하였다. F-PGA 칩의 경우 금의 품위는 1,083 ppm였으며 터미널, 베어다이, IC 기판으로 해체 후 각각 3,782 ppm, 0 ppm, 219.
CPU 칩 내 금의 분포 형태를 구체적으로 확인하기 위하여 금이 존재할 것으로 예상되는 곳을 세분화하여 선정한 뒤 각 부분의 금 함유량을 알아보았다. 금 함유율의 평가 대상은 1) 터미널, 2) 베어다이, 3) IC 기판 내부, 4) IC 기판의 표면, 5) 베어다이와 IC 기판 사이 경계면을 포함하는 총 다섯 부분이다.
IR 히터 온도는 150℃에서 300℃까지 가열시간은 30초에서 180초까지 변화시켜가며 실험을 진행한 뒤 해체율을 측정하였다. 베어다이 해체실험 시에는 일차적으로 IR 히터의 온도에 따른 해체율을 평가해 최적의 온도 조건을 설정 후 다른 운전변수인 롤러회전속도를 50 rpm, 70 rpm, 90 rpm으로, 가열시간은 30초에서 240초까지 바꾸어가며 해체율을 평가하였다.
하단의 베어다이 해체 구간은 IR 히터, 톱니모양의 롤러 및 분리날로 구성하였다. IR 히터를 이용하여 온도를 높여줌과 동시에 톱니모양의 롤러를 설치하여 CPU 칩의 베어다이가 분리날에 의해 해체될 수 있는 충분한 외력이 가해질 수 있도록 하였다. 특히 분리날 끝을 날카롭게 하여 좁은 범위에 힘이 집중될 수 있도록 설계하였다.
W-BGA 칩의 경우 터미널을 해체하기 어렵다는 점을 고려하여 베어다이의 해체 실험만을 진행하였다. Fig.
금 함유율의 평가 대상은 1) 터미널, 2) 베어다이, 3) IC 기판 내부, 4) IC 기판의 표면, 5) 베어다이와 IC 기판 사이 경계면을 포함하는 총 다섯 부분이다. 각 부분의 금 함유량을 평가하기 위해 CPU 칩을 순차적으로 해체 및 침출하였다. Fig.
베어다이 해체실험 시에는 일차적으로 IR 히터의 온도에 따른 해체율을 평가해 최적의 온도 조건을 설정 후 다른 운전변수인 롤러회전속도를 50 rpm, 70 rpm, 90 rpm으로, 가열시간은 30초에서 240초까지 바꾸어가며 해체율을 평가하였다. 각 조건에서 3번의 반복실험을 통하여 해체율의 평균값을 도출하였으며 해체율이 최대가 되는 조건을 최적의 운전조건으로 선정하였다.
칩 해체장치를 이용해 분리된 베어다이, IC 기판, 터미널 세 부분에 대해서 구리, 철, 니켈, 주석 금속 함유량을 확인하였다. 그리고 온전한 CPU 칩의 금속 품위와 해체된 CPU 칩의 각 부분에 대한 금속 품위를 비교하였다. 해체된 CPU 칩 시료는 부분별로 분쇄하여 분쇄 산물을 고액비 1 : 20로 하여 온도 60℃의 왕수에서 3시간 침출한 후 금속 함유량을 ICP-OES를 통해 분석하였다.
먼저 CPU 칩을 베어다이, IC 기판, 터미널로 구분한 뒤 각 부분에 대한 금의 분포 형태를 확인하였다. 그리고 칩 해체장치를 제작하여 가열온도, 롤러 회전속도, 가열시간 등의 조건을 변화시켜 주며 최적의 조건을 도출하였다. 마지막으로 최적의 조건 하에서 CPU 칩을 해체하고 각 부분에 대하여 금과 이외의 금속 품위를 확인함으로써 해체처리의 당위성을 다시 한 번 확인하였다.
FPGA 칩의 경우 베어다이 구성성분의 대부분이 실리콘(Si)이므로 분석 대상에서 제외하였다. 또한 W-BGA 칩의 터미널은 IC 기판의 표면으로 취급하여 분석치를 해석하였다.
그리고 칩 해체장치를 제작하여 가열온도, 롤러 회전속도, 가열시간 등의 조건을 변화시켜 주며 최적의 조건을 도출하였다. 마지막으로 최적의 조건 하에서 CPU 칩을 해체하고 각 부분에 대하여 금과 이외의 금속 품위를 확인함으로써 해체처리의 당위성을 다시 한 번 확인하였다.
본 연구에서는 CPU 칩 내 금이 국부적으로 존재한다는 사실로부터 CPU 칩의 해체공정을 전처리 방법으로써 제안하고자 한다. 먼저 CPU 칩을 베어다이, IC 기판, 터미널로 구분한 뒤 각 부분에 대한 금의 분포 형태를 확인하였다. 그리고 칩 해체장치를 제작하여 가열온도, 롤러 회전속도, 가열시간 등의 조건을 변화시켜 주며 최적의 조건을 도출하였다.
ratio)를 사용하였으며 침출 조건은 고액비 1:20, 온도 60℃, 침출 시간 3시간으로 고정하였다14-17). 반응기는 내부용량 0.5 L의 Double-jacket Pyrex Glass 용기를 사용하였고 항온조(CW-05G, JEIO TECH)를 설치하여 일정한 온도를 유지할 수 있도록 하였으며 냉각기를 설치하여 침출 공정 중 높은 온도에 의한 침출 용액의 기화 현상이 최소화되도록 하였다. 분쇄 시료(터미널, 베어다이)의 경우 magnetic bar를 이용하여 200 rpm으로 교반과 동시에 침출을 실시하였고, CPU 칩 표면의 침출 실험에서는 침출시 발생하는 기포가 교반의 효과를 대신할 것으로 기대되어 기계적인 교반을 실시하지 않았다.
IR 히터 온도는 150℃에서 300℃까지 가열시간은 30초에서 180초까지 변화시켜가며 실험을 진행한 뒤 해체율을 측정하였다. 베어다이 해체실험 시에는 일차적으로 IR 히터의 온도에 따른 해체율을 평가해 최적의 온도 조건을 설정 후 다른 운전변수인 롤러회전속도를 50 rpm, 70 rpm, 90 rpm으로, 가열시간은 30초에서 240초까지 바꾸어가며 해체율을 평가하였다. 각 조건에서 3번의 반복실험을 통하여 해체율의 평균값을 도출하였으며 해체율이 최대가 되는 조건을 최적의 운전조건으로 선정하였다.
베어다이 해체율(ηb)은 해체 전/후 베어다이의 디지털 화상을 촬영 후 면적을 구하여 이들 면적의 백분율로서 평가하였다.
본 연구에서는 해체 성능을 정량적으로 평가하기 위하여 ‘터미널 해체율’ 및 ‘베어다이 해체율’ 개념을 도입하였다.
이상의 실험 방법을 F-PGA 칩, W-BGA 칩에 공통적으로 적용하여 부품간의 금 분포 및 함유량을 비교 분석하였다.
첫번째 터미널 해체 구간에서는 IR 히터와 분리날을 설치하여 터미널이 분리날에 걸쳐진 상태에서 일정시간 동안 표면을 가열해주도록 하였다. 이후 CPU 칩의 자중 및 연이어 투입되는 CPU 칩의 무게와 분리날이 터미널을 밀어내는 힘에 의해 터미널이 해체가 되도록 하였다.
첫번째 터미널 해체 구간에서는 IR 히터와 분리날을 설치하여 터미널이 분리날에 걸쳐진 상태에서 일정시간 동안 표면을 가열해주도록 하였다. 이후 CPU 칩의 자중 및 연이어 투입되는 CPU 칩의 무게와 분리날이 터미널을 밀어내는 힘에 의해 터미널이 해체가 되도록 하였다.
분쇄 시료(터미널, 베어다이)의 경우 magnetic bar를 이용하여 200 rpm으로 교반과 동시에 침출을 실시하였고, CPU 칩 표면의 침출 실험에서는 침출시 발생하는 기포가 교반의 효과를 대신할 것으로 기대되어 기계적인 교반을 실시하지 않았다. 침출 용액 내 주요금속의 성분 조성은 ICPOES를 통해 분석하였다.
칩 해체장치 내 조작변수에 따라 CPU 칩을 베어다이, IC 기판, 터미널 세 부분으로 해체하는 실험을 진행하였다. 본 연구에서는 해체 성능을 정량적으로 평가하기 위하여 ‘터미널 해체율’ 및 ‘베어다이 해체율’ 개념을 도입하였다.
칩 해체장치 제작 CPU 칩의 해체작업을 용이하게 하기 위하여 칩 해체장치를 제작하였다.
칩 해체장치를 이용해 분리된 베어다이, IC 기판, 터미널 세 부분에 대해서 구리, 철, 니켈, 주석 금속 함유량을 확인하였다. 그리고 온전한 CPU 칩의 금속 품위와 해체된 CPU 칩의 각 부분에 대한 금속 품위를 비교하였다.
칩 해체장치의 상·하단의 공통된 조작변수는 IR 히터 온도 및 가열시간이며 하단의 경우 롤러 회전 속도 영향을 추가로 확인하였다.
IR 히터를 이용하여 온도를 높여줌과 동시에 톱니모양의 롤러를 설치하여 CPU 칩의 베어다이가 분리날에 의해 해체될 수 있는 충분한 외력이 가해질 수 있도록 하였다. 특히 분리날 끝을 날카롭게 하여 좁은 범위에 힘이 집중될 수 있도록 설계하였다.
그리고 온전한 CPU 칩의 금속 품위와 해체된 CPU 칩의 각 부분에 대한 금속 품위를 비교하였다. 해체된 CPU 칩 시료는 부분별로 분쇄하여 분쇄 산물을 고액비 1 : 20로 하여 온도 60℃의 왕수에서 3시간 침출한 후 금속 함유량을 ICP-OES를 통해 분석하였다.
해체된 CPU 칩의 각 부분별로 금을 제외한 주요 비금속(Base metal)의 함유량을 분석하여 비교하였다. FPGA 칩의 경우 베어다이 구성성분의 대부분이 실리콘(Si)이므로 분석 대상에서 제외하였다.
대상 데이터
본 연구에서 사용된 CPU 칩은 F-PGA 타입과 WBGA 타입이다. 대상 CPU 칩은 Fig. 1에서와 같이 베어다이, IC 기판, 터미널 등 세 부분으로 구성되어 있다. F-PGA 칩의 경우 1 cm 내외 정방형의 베어다이가 IC 기판에 부착된 형태를 하고 있으며 터미널은 핀 (Pin) 형태를 띠고 있다.
본 연구에서 사용된 CPU 칩은 F-PGA 타입과 WBGA 타입이다. 대상 CPU 칩은 Fig.
하단의 베어다이 해체 구간은 IR 히터, 톱니모양의 롤러 및 분리날로 구성하였다. IR 히터를 이용하여 온도를 높여줌과 동시에 톱니모양의 롤러를 설치하여 CPU 칩의 베어다이가 분리날에 의해 해체될 수 있는 충분한 외력이 가해질 수 있도록 하였다.
이론/모형
한편 베어다이의 면적은 촬영된 베어다이 화상의 pixel 개수를 카운팅하여 구하였으며 이를 위해 범용 이미지처리소프트웨어인 LAS(Leica Application Suite)를 사용하였다.
성능/효과
1. F-PGA 칩 내 금의 80.8%가 터미널에, W-BGA 칩 내 금의 89.8%가 베어다이에 편재되어 있었다. 이 외의 금은 두 CPU 칩 모두 베어다이와 IC 기판의 경계면 및 IC 기판 표면에 분포되어 있음을 확인하였다.
5. 본 연구에서는 F-PGA 칩은 터미널, W-BGA 칩은 베어다이에 금의 함량이 집중되어 높은 품위를 나타내었고 두 CPU 칩 모두 IC 기판에 함유된 금은 표면에 분포하여 용이하게 회수할 수 있을 것으로 판단된다.
칩 해체장치를 이용하여 터미널과 베어다이 해체 실험을 수행하였다. F-PGA 칩 터미널의 경우 온도 300℃, 가열시간 90초 경과 분리할 수 있었으며, FPGA 및 W-BGA 칩 공히 온도 300℃, 롤러속도 90 rpm에서 가열시간 180초 경과 베어다이를 100% 해체하는 조건을 확인하였다.
F-PGA 칩과 마찬가지로 IR 히터 온도가 300sup>℃일 때 베어다이의 분리가 일어났으며 F-PGA 칩과 비교해서 좀 더 빠른 시간에 분리가 시작되는 것을 확인되었다.
F-PGA 칩의 경우 터미널의 분리를 통해 전체 CPU 칩의 80.8%에 해당하는 금을 회수할 수 있었고 이 때 터미널 내 금의 품위는 3,782 ppm으로 나타났다. 이는 F-PGA 타입 CPU 칩의 금의 품위인 1,083 ppm의 약 3.
1% 로 나타났으며 철, 니켈 등의 금속이 소량 함유되어 있는 것으로 확인되었다. W-BGA 칩의 경우 금의 함유량이 4,511 ppm으로 매우 높게 나타났고 구리의 함유량도 28.4%로 비교적 높은 것으로 나타났다. 기타 철, 니켈 등의 금속은 F-PGA 칩에 비해 상대적으로 적은 것으로 확인되었다.
8%는 베어다이와 IC 기판의 경계면에 각각 존재하는 것을 확인하여 표면의 침출만으로도 상당량의 금을 회수할 수 있을 것으로 나타났다. W-BGA 칩의 경우 전체 금 함량의 약 90% 가까이가 베어다이 내부에 존재하는 것으로 확인되었으며 나머지 약 10%의 금은 해체된 IC 기판 표면에 존재하는 것으로 나타났다.
F-PGA 칩과 마찬가지로 IR 히터 온도가 300sup>℃일 때 베어다이의 분리가 일어났으며 F-PGA 칩과 비교해서 좀 더 빠른 시간에 분리가 시작되는 것을 확인되었다. 가열시간이 길어질수록 해체율이 증가하였으며 180초 이상 가열을 가열하였을 때 베어다이는 완전히 해체되었다. Fig.
5 ppm으로 나타났다. 또한 W-PGA 칩의 금의 품위는 4,511 ppm이며 베어다이, IC 기판으로 해체 후 각각 8,678 ppm, 411.3 ppm으로 나타났다.
5(b)는 300℃ 온도에서 롤러회전속도와 가열시간을 변수로 하여 베어다이의 해체율을 측정한 결과이다. 롤러의 회전속도가 증가함에 따라 해체율이 증가되는 것을 확인하였다. 한편 가열온도 200℃ 이상의 범위에서 가열시간이 45초 이상 경과하였을 때 IC 기판의 표면이 부풀어 오르기 시작하였으며 60초 이후에는 미세한 연기가 나는 것을 확인할 수 있었다.
이는 W-BGA 타입 CPU 칩 내 금의 품위인 4,511 ppm과 비교해 2배 가까이 농축된 수치이다. 베어다이가 해체된 W-BGA 칩에는 IC 기판과 터미널이 남게 되는데 여기에는 CPU 칩 내 함유량의 약 10%정도에 해당하는 금이 410 ppm의 품위로 존재하고 있는 것으로 나타났다. F-PGA 칩에서와 마찬가지로 이들로부터의 금의 회수는 표면 침출을 통해서 용이하게 할 수 있었다.
Table 1은 F-PGA 칩과 W-BGA 칩의 성분을 ICPOES (Inductively Coupled Plasma Optical Emission Spectrometer) 분석을 통해 정리한 것이다. 분석 결과 F-PGA 칩의 경우 금과 구리의 함유량이 각각 1,083 ppm, 23.1% 로 나타났으며 철, 니켈 등의 금속이 소량 함유되어 있는 것으로 확인되었다. W-BGA 칩의 경우 금의 함유량이 4,511 ppm으로 매우 높게 나타났고 구리의 함유량도 28.
상술한 바와 같이 F-PGA 칩과 W-BGA 칩 내 금의 분포는 그 차이가 매우 큰 것으로 확인되었다. 두 종류의 CPU 칩 모두 80% 이상의 금이 특정 부분에 편재되어 있으나 편재된 부분은 각각 터미널과 베어다이로 상이했다.
7(b)는 300℃의 온도에서 롤러 회전속도와 가열시간을 변수로 하여 베어다이의 해체율을 측정한 결과이다. 앞선 실험에서와 마찬가지로 가열 시간이 길어질수록 분리율이 증가하다가 180초에 이르러 100%의 해체율을 달성할 수 있었다. 이 실험에서는 롤러의 회전속도가 베어다이의 해체율에 크게 영향을 주지 않는 것으로 나타났다.
앞선 실험에서와 마찬가지로 가열 시간이 길어질수록 분리율이 증가하다가 180초에 이르러 100%의 해체율을 달성할 수 있었다. 이 실험에서는 롤러의 회전속도가 베어다이의 해체율에 크게 영향을 주지 않는 것으로 나타났다. 최종적으로 베어다이의 최대 해체율 달성을 위한 운전조건은 롤러 회전속도 70 rpm, 가열온도 300℃, 가열시간 180초인 것으로 나타났다.
이 실험에서는 롤러의 회전속도가 베어다이의 해체율에 크게 영향을 주지 않는 것으로 나타났다. 최종적으로 베어다이의 최대 해체율 달성을 위한 운전조건은 롤러 회전속도 70 rpm, 가열온도 300℃, 가열시간 180초인 것으로 나타났다. Fig.
4는 F-PGA 칩을 대상으로 해체장치 내 IR 히터 온도와 가열시간에 따른 터미널의 해체율을 나타낸 것이다. 해체율은 온도가 높아지고 가열시간이 길어짐에 따라 점차 증가하는 것을 확인할 수 있었다. 터미널은 온도 150℃에서 가열시간 180초 경과 후 해체되기 시작하였으며 온도 조건 250℃부터는 가열시간을 120초 이상으로 하였을 때 터미널의 해체율이 77.
후속연구
5% 품위의 많은 양의 구리를 함유하고 있었으며 그 외의 금속의 함유량은 2% 내외로 나타났다. 이러한 결과를 통해 베어다이를 해체하여 금을 회수함과 동시에 구리 함유량이 높은 IC 기판의 리싸이클링 가능성 또한 검토해볼 수 있을 것으로 판단된다.
한편 CPU 칩 해체 실험 결과, 예상보다 높은 온도인 300℃이상에서 해체가 시작되었는데 이는 칩 해체 장치의 방열구조의 미흡으로 열의 손실이 발생했기 때문으로 판단된다. 이를 보완한다면 보다 낮은 에너지 비용으로 해체가 가능할 것으로 보인다. Fig.
이로부터 터미널의 해체를 통해 금 뿐 아니라 철, 니켈, 주석과 같은 금속의 농축을 기대할 수 있다. 이와 더불어 침출제를 다량 소비시키는 구리와 같은 금속을 IC 기판과 함께 사전 제거함으로써 금의 침출을 보다 경제적으로 행할 수 있을 것으로 기대된다. 터미널을 구성하는 혼합물 간의 침출 공정에 대해서는 앞으로 추가적인 연구가 필요할 것으로 생각된다.
이와 더불어 침출제를 다량 소비시키는 구리와 같은 금속을 IC 기판과 함께 사전 제거함으로써 금의 침출을 보다 경제적으로 행할 수 있을 것으로 기대된다. 터미널을 구성하는 혼합물 간의 침출 공정에 대해서는 앞으로 추가적인 연구가 필요할 것으로 생각된다.
질의응답
핵심어
질문
논문에서 추출한 답변
집적회로 칩은 무엇인가?
집적회로 칩(IC chip)은 트랜지스터, 다이오드, 저항 등의 기능을 베어다이(Bare die)에 집적시킨 전자부품으로 CPU 칩, GPU 칩, Memory 칩 등 다양한 형태로 존재한다. 이 가운데 CPU 칩은 금 함유량이 약 200 ppm에서 5,000 ppm으로 일반 금광석에 비하여 매우 높다.
CPU 칩은 어떻게 구성되어 있는가?
그러나 금은 비싼 가격으로 인해 CPU 칩 표면에 도금되거나 칩 내부를 연결하는 가는 선의 형태로 국부적인 지점에 존재한다1-3). CPU 칩은 베어다이, IC 기 판(Substrate), 터미널(Terminal) 등 세 부분으로 구성되어 있다. 이들은 베어다이와 IC 기판 사이를 연결시키는 방법에 따라 Wire bonding과 Flip chip bonding 등으로 나뉘고 외부단자 형태에 따라 PGA (Pin Grid Array), BGA (Ball Grid Array), LGA (Land Grid Array) 등으로 구분된다.
본 연구에서 CPU 칩 내 금의 분포 형태를 확인하기 위해 선정한 평가 대상은 무엇인가?
CPU 칩 내 금의 분포 형태를 구체적으로 확인하기 위하여 금이 존재할 것으로 예상되는 곳을 세분화하여 선정한 뒤 각 부분의 금 함유량을 알아보았다. 금 함유율의 평가 대상은 1) 터미널, 2) 베어다이, 3) IC 기판 내부, 4) IC 기판의 표면, 5) 베어다이와 IC 기판 사이 경계면을 포함하는 총 다섯 부분이다. 각 부분의 금 함유량을 평가하기 위해 CPU 칩을 순차적으로 해체 및 침출하였다.
참고문헌 (17)
Goodman, P., 2002: Current and Future Uses of Gold in Electronics, Gold Bulletin 2002.
Christie, I.R., Cameron, B.P., 1994: Gold electrodeposition within the Electronics industry, Gold Bulletin, 27(1), pp. 12-20.
Kim, Y.S., 2010: Recovery of Waste Back board and Gold from the Process of Printed Circuit Board, Journal of the Korean Institute of Resources Recycling, 19(1), pp. 57-65.
Ortuno, N., et al., 2013: Thermogravimetric Study of the Decomposition of Printed circuit boards from Mobile phones, Journal of Analytical and Applied Pyrolysis, 103, pp.189-200.
Menad, N., Bjorkman, B., Allain, E.G., 1998: Combustion of Plastics contained in Electric and Electronic scrap, Resources, Conservation and Recycling, 24(1), pp. 65-85.
Lee, C.H., Tang, L.W., Popuri, S.R., 2011: A Study on the Recycling of Scrap Integrated circuits by Leaching, Waste Management & Research, 29(7), pp. 677-685.
Kumar, M., et al., 2014: Leaching of Metals from Waste Printed Circuit Boards(WPCBs) using Sulfuric and Nitric acids, Environmental Engineering and Management Journal, 13(10), pp. 2601-2607.
Birloaga, I., et al., 2014: An Advanced Study on the Hydrometallurgical Processing of Waste Computer Printed circuit boards to Extract their Valuable Content of Metals, Waste Management, 34(12), pp. 2581-2586.
Lee, J.C., Jeong, J.K., 2000: Technology for Recovering Valuable Metals from Printed Circuit Boards of the Used Computer, Journal of the Korean Society for Precision Engineering, 17(8), pp. 26-34.
Han, S., et al., 2015: Simulation on the PCB Particle Trajectories in Corona Electrostatic Separation According to Grade of Copper, Journal of the Korean Institute of Resources Recycling, 23(6), pp. 30-30.
Lee, J.C., Jeong, J.K., Kim, J.S., 2012: Separation of Non-Metallic Components in Waste Printed Circuit Boards (WPCBs) using Organic Solvent and Potassium Phosphate Solution, Applied Chemistry for Engineering, 23(4), pp. 367-371.
Lee, J.C., et al., 1994: Separation of Metals from Integrated Circuit Chip Scrap by Mechanical Beneficiation, J. Korean Inst. Resources Recycling, 3(1), pp. 38-43.
Park, Y.J., Fray, D.J., 2009: Recovery of High Purity Precious Metals from Printed circuit boards, Journal of Hazardous Materials, 164(2-3), pp. 1152-1158.
Kasper, A.C., et al., 2011: Printed wiring boards for Mobile Phones: Characterization and Recycling of Copper, Waste Management, 31(12), pp. 2536-2545.
Lee, C.K., Rhee, K.I., Sohn, H.J., 1997: Recovery of Gold from Electronic Scrap by Hydrometallurgical Process, Journal of the Korean Institute of Resources Recycling, 6(4), pp. 36-40.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.