최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기Journal of Korean Society of Industrial and Systems Engineering = 한국산업경영시스템학회지, v.39 no.1, 2016년, pp.153 - 161
Semiconductor manufacturing has suffered from the complex process behavior of the technology oriented control in the production line. While the technological processes are in charge of the quality and the yield of the product, the operational management is also critical for the productivity of the m...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
Chang et al이 휴리스틱 모델에서 고려한 것은 무엇인가? | Chang et al.[2]은 양산형 반도체 산업과 주문형 반도체 산업의 환경을 모두 고려한 휴리스틱 모델을 제안하였으며, 이를 통해 주문자 납기만족과 제조 사이클 타임을 줄일 수 있음을 보여주었다. Choi[3]는 반도체 생산라인 내 fab 공정을 대상으로 웨이퍼 로트들의 다양한 도착시간을 고려하여 photo 공정의 총 가중작업흐름시간을 최소화하기 위한 스케줄링 알고리듬을 제안하고 그 우수성을 검증하였다. | |
웨이퍼 할당이란 무엇인가? | Fab 공정을 복잡하게 만들고 또한 가장 중요하게 관리되어지는 요인으로는 웨이퍼 할당이 있다. 이는 photo 설비에 적정량의 웨이퍼들을 할당하는 작업인데, 적정량의 웨이퍼들을 할당함으로써 설비의 효율성을 높이고 대기시간을 감소시켜 웨이퍼의 불량률 감소와 재공재고의 관리가 가능해진다. 반도체 생산라인 내에서 가장 대표적 병목공정인 photo 공정은 웨이퍼의 흐름을 관리하는 것이 매우 어려운데, 특정 설비에만 작업 과부하가 걸리는 것을 방지하고 유휴상태에 있는 장비를 최소화할 수 있도록 해야 하기 때문이다. | |
반도체 산업에 관한 대부분의 연구가 fab 공정에 집중되어 온 이유는 무엇인가? | 반도체 산업에 관한 대부분의 연구는 fab 공정에 집중되어왔다. 이는 반도체 산업이 매우 고부가가치 산업임과 동시에 자본 및 기술 집약형 산업이라는 특징에서 기인하며, 특히 fab 공정은 전체 생산라인 제조공기의 70~80를 차지한다. 반도체 fab 공정의 관리적 관점에 관한 연구는 Wein[17]과 Glassey and Resende[4, 5]에 의해 본격화 되었다. |
Carrasco, J., Alptekin, S.E. and Krumme, L., Mixed Integer Programming Applied to Atepper Scheduling, Proceedings of the International Conference on Semiconductor Manufacturing Operational Modeling and Simulation, 1999, pp. 62-66.
Chang, S., Pai, P., Yuan, K., Wang, B., and Li, R., Heuristic PAC Model from Hybrid MTO and MTS Production Environment, International Journal of Production Economics, 2003, Vol. 85, pp. 347-358.
Choi, S.W., Scheduling Algorithms for Minimizing Total Weighted Flowtime in Photolithography Workstation of FAB, Journal of the Society of Korea Industrial and Systems Engineering, 2012, Vol. 35, No. 1, pp. 79-86.
Glassey, C.R. and Resende, M.G.C., A Scheduling Rule for Job Release in Demiconductor Fabrication, Operations Research Letters, 1998b, Vol. 7, pp. 213-217.
Glassey, C.R. and Resende, M.G.C., Closed-loop Job Release Control for VLSI Circuit Manufacturing, IEEE Transactions on Semiconductor Manufacturing, 1998a, Vol. 1, No. 1, pp. 36-46.
Kang, K.H. and Lee, Y.H., Make-to-order Scheduling in Foundry Semiconductor Fabrication, International Journal of Production Research, 2007, Vol. 45, No. 3, pp. 615-630.
Kim, C.H., Determination of optimal production lot size when a production system is under constant surveillance, Journal of the Korean Institute of Plant Engineering, 2013, Vol. 18, No. 1, pp. 19-26.
Kim, S., Yea, S.H., and Kim, B., Shift Scheduling for Stepper in the Semiconductor Wafer Fabrication Process, IIE Transactions, 2002, Vol. 34, pp. 167-177.
Kim, S.H., Kim, J.W., and Lee, Y.H., Simulation-Based Optimal Production Planning Model Using Dynamic Lead Time Estimation, International Journal of Advanced Manufacturing Technology, 2014, Vol. 75, pp. 1381-1391.
Leachman R.C., Kang, J.Y., and Lin, V., SLIM : Short Cycle Time and Low Inventory in Manufacturing at Samsung Electronics, Interfaces, 2002, Vol. 32, pp. 61-77.
Lee, Y.H. and Kim, J.W., Daily Stepper Scheduling Rule in the Semiconductor Manufacturing for MTO Products, International Journal of Advanced Manufacturing Technology, 2011, Vol. 54, No. 1-4, pp. 323-336.
Lee, Y.H. and Kim, T., Manufacturing Cycle Time Reduction Using Balance Control in the Semiconductor Fabrication Line, Production Planning and Control, 2001, Vol. 13, pp. 529-540.
Lee, Y.H., Cho, H.M., Park, J.K., and Lee, B.K., Scheduling Simulator for Semiconductor Fabrication Line, IE Interfaces, 1999, Vol. 12, No. 3, pp. 437-447.
Lee, Y.H., Park, J., and Kim, S., Experimental Study on Input and Bttleneck Scheduling for the Semicon ductor Fabrication line, IIE Transactions, 2001, Vol. 34, Issue. 2, pp. 179-190.
Sigrid L.N. and Kai, A.O., Optimal and Heuristic Solutions for a Scheduling Problem Arising in an Foundry, Computer and Operations Research, 2005, Vol. 32, pp. 2351-2382.
Spearman, M.L., Woodruff, D.L., and Hopp, W.J., CONWIP : A Pull Alternative to Kanban, International Journal of Prouction Research, 1990, Vol. 28, No. 5, pp. 879-894.
Wein, L.M., Shceduing Semiconductor Wafer Fabrication, IEEE Transactions on Semiconductor Manufacturing, 1998, Vol. 1, No. 3, pp. 115-129.
해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.