수치해석을 이용한 구리기둥 범프 플립칩 패키지의 열압착 접합 공정 시 발생하는 휨 연구 Numerical Analysis of Warpage Induced by Thermo-Compression Bonding Process of Cu Pillar Bump Flip Chip Package원문보기
반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.
반도체 플립칩 패키지에서 구리기둥 범프 기술은 미세 피치 및 높은 I/O 밀도로 인해 기존의 솔더 범프 접합 기술을 대체하는 중이다. 그러나 구리기둥 범프는 리플로우 접합 공정 사용 시, 구리 범프의 높은 강성으로 인해 패키지에 높은 응력을 초래한다. 따라서 최근에 플립칩 공정에서 발생하는 패키지의 높은 응력 및 휨을 감소시키기 위해 열압착 공정 기술이 시도되고 있다. 본 연구에서는 플립칩 패키지의 열압착 공정과 리플로우 공정에서 발생하는 휨에 대해 수치해석을 이용하여 분석하였다. 패키지의 휨 최소화를 위한 본딩 공정 조건 최적화를 위해 본딩 툴 및 스테이지의 온도, 본딩 압력에 대한 휨 영향을 검토하였다. 또한 칩과 기판의 면적 및 두께가 패키지의 휨에 주는 영향을 분석하였다. 이를 통해, 향후 미세피치 접합부 형성 시 휨 및 응력을 최소화하기 위한 가이드라인을 제시하고자 하였다.
In flip chip technology, the conventional solder bump has been replaced with a copper (Cu) pillar bump owing to its higher input/output (I/O) density, finer pitch, and higher reliability. However, Cu pillar bump technology faces several issues, such as interconnect shorting and higher low-k stress d...
In flip chip technology, the conventional solder bump has been replaced with a copper (Cu) pillar bump owing to its higher input/output (I/O) density, finer pitch, and higher reliability. However, Cu pillar bump technology faces several issues, such as interconnect shorting and higher low-k stress due to stiffer Cu pillar structure when the conventional reflow process is used. Therefore, the thermal compression bonding (TCB) process has been adopted in the flip chip attachment process in order to reduce the package warpage and stress. In this study, we investigated the package warpage induced during the TCB process using a numerical analysis. The warpage of the TCB process was compared with that of the reflow process.
In flip chip technology, the conventional solder bump has been replaced with a copper (Cu) pillar bump owing to its higher input/output (I/O) density, finer pitch, and higher reliability. However, Cu pillar bump technology faces several issues, such as interconnect shorting and higher low-k stress due to stiffer Cu pillar structure when the conventional reflow process is used. Therefore, the thermal compression bonding (TCB) process has been adopted in the flip chip attachment process in order to reduce the package warpage and stress. In this study, we investigated the package warpage induced during the TCB process using a numerical analysis. The warpage of the TCB process was compared with that of the reflow process.
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
문제 정의
본 연구에서는 구리기둥 범프 플립칩 패키지의 칩 접합 공정인 열압착 공정과 리플로우 공정에서 발생하는 패키지의 휨에 대해 유한요소해석을 수행하였다. 열압착 공정의 최적 온도 조건을 도출하기 위하여 범프 모델의 열전달 해석을 진행하였으며, 접합 공정 조건 및 패키지 크기 변화 등을 통한 휨의 경향에 대해 분석하였다.
본 연구에서는 구리기둥 범프를 사용한 플립칩 패키지의 열압착 공정에서 발생하는 휨의 경향을 수치해석을 사용하여 관찰하였다. 또한 열압착공정과 리플로우 공정에서 발생하는 패키지의 휨을 비교 분석하였다.
또한 온도가 너무 낮은 경우 솔더가 적절히 용융되지 않아 접합부의 불량을 초래한다. 본 연구에서는 본딩 툴의 온도는 200 ℃에서 400 ℃, 본딩 스테이지의 온도는 각각 70 ℃, 90 ℃일 때에 대해 열 분포를 분석하여 최적의 본딩 온도 조건을 구하고자 하였다.
본 장에서는 열압착 공정 조건의 변화가 패키지의 휨에 어떠한 영향을 주는지 관찰하였다. 변화시킨 공정 조건에는 본딩 툴 온도, 스테이지온도 및 본딩 압력이다.
또한 패키지를 구성하는 칩과 PCB 기판의 면적 및 두께 변화에 따른 패키지의 휨을 분석하였다. 이를 통해 플립칩 패키지에서 구리기둥 범프와 열압착 공정을 이용한 접합부 형성 시, 패키지의 휨을 최소화하기 위한 가이드라인을 제시하고자 하였다.
가설 설정
또한 열전달 해석 시, 외부 공기와 접촉하고 있는 부분에 대해서는 10 W/m2·K를 대류계수(convection coefficient)로 가정하였다.
NCP는 접합 전에 액체 상태, 접합 후는 경화가 된 고체 상태로 물성이 다르기 때문에 이를 고려하기 위하여, NCP를 구성하고 있는 요소들에 대해 요소 생성법(element birth and death)을이용하였다. 해석을 수행할 시에는 스트레스가 없다고 가정하는 온도인 스트레스-프리(stress-free)온도를 Sn3.5Ag 솔더가 녹는 온도인 220 ℃로 가정하였다. 또한 열전달 해석 시, 외부 공기와 접촉하고 있는 부분에 대해서는 10 W/m2·K를 대류계수(convection coefficient)로 가정하였다.
제안 방법
(20) Anand 모델은 9가지 상수로 점소성 특성을 나타내는데 Anand 모델에서 사용된 상수와 단위는 Table 3에 나타나 있다. BT를 제외한 모든 물질은 등방성 물성을 적용하였으며, BT는 직교이방성 물성(orthotropic properties)을 적용하였다.(21) 구리는 소성변형을 고려한 탄소성(elasto-plastic) 물성을 적용하였으며, 이를 위해 사용된 모델은 이선형 등방 경화(bilinear isotropic hardening) 모델이다.
기준 패키지 모델에서 칩의 크기(면적)를 증가시키면서 패키지의 휨이 어떻게 변화하는지 해석하였다. 칩 면적이 4×4, 6×6, 8×8 ㎟로 증가됨에 따른 패키지의 휨 결과가 Fig.
다음은 기존 패키지 모델에서 BT 기판의 core 두께만을 증가시킴에 따른 휨을 관찰하였다. Fig.
본 연구에서는 구리기둥 범프를 사용한 플립칩 패키지의 열압착 공정에서 발생하는 휨의 경향을 수치해석을 사용하여 관찰하였다. 또한 열압착공정과 리플로우 공정에서 발생하는 패키지의 휨을 비교 분석하였다. 특히, 패키지의 휨을 최소화하기 위하여, 열압착 공정에서의 주요 인자인 본딩 툴(bonding tool) 및 본딩 스테이지(bonding stage)의 온도와 본딩 압력(bonding force)의 변화에 따른 휨의 경향을 분석하였다.
특히, 패키지의 휨을 최소화하기 위하여, 열압착 공정에서의 주요 인자인 본딩 툴(bonding tool) 및 본딩 스테이지(bonding stage)의 온도와 본딩 압력(bonding force)의 변화에 따른 휨의 경향을 분석하였다. 또한 패키지를 구성하는 칩과 PCB 기판의 면적 및 두께 변화에 따른 패키지의 휨을 분석하였다. 이를 통해 플립칩 패키지에서 구리기둥 범프와 열압착 공정을 이용한 접합부 형성 시, 패키지의 휨을 최소화하기 위한 가이드라인을 제시하고자 하였다.
따라서 하중 조건 적용 측면에서 열압착 공정을 모사하기 위한 수치해석의 난이도가 매우 높아진다. 본 연구에서는 열압착 공정에서 가해지는 본딩 온도, 압력 하중 조건을 모두 고려하여 수치해석을 수행하였다.
실리콘 칩 상부의 본딩 툴과 기판 하부의 본딩스테이지에는 각각 열접촉 저항(contact resistances)을 모사하기 위해 열대류 경계(thermal convection boundary) 조건을 사용하였으며, 열 대류 계수(thermal convection coefficient, h)는 50 W/m2·K로설정하였다.
실리콘 칩의 두께를 증가시키면서 패키지의 휨을 관찰하였다. Fig.
열압착 공정 시에 본딩 툴과 본딩 스테이지 온도의 최적화를 위하여 열전달 해석을 먼저 수행하였다. 본딩 툴과 본딩 스테이지에 가해지는 온도는 구리 접합부의 솔더를 가장 빠르고 효과적으로 접합시키기 위함이다.
본 연구에서는 구리기둥 범프 플립칩 패키지의 칩 접합 공정인 열압착 공정과 리플로우 공정에서 발생하는 패키지의 휨에 대해 유한요소해석을 수행하였다. 열압착 공정의 최적 온도 조건을 도출하기 위하여 범프 모델의 열전달 해석을 진행하였으며, 접합 공정 조건 및 패키지 크기 변화 등을 통한 휨의 경향에 대해 분석하였다.
최적 본딩 온도인 본딩 툴의 온도 300 ℃, 본딩 스테이지의 온도 80 ℃ 조건에서 구리기둥 범프접합 공정인 리플로우 공정과 열압착 공정에서 발생하는 패키지의 휨에 대해서 각각 검토하였다. Fig.
또한 열압착공정과 리플로우 공정에서 발생하는 패키지의 휨을 비교 분석하였다. 특히, 패키지의 휨을 최소화하기 위하여, 열압착 공정에서의 주요 인자인 본딩 툴(bonding tool) 및 본딩 스테이지(bonding stage)의 온도와 본딩 압력(bonding force)의 변화에 따른 휨의 경향을 분석하였다. 또한 패키지를 구성하는 칩과 PCB 기판의 면적 및 두께 변화에 따른 패키지의 휨을 분석하였다.
구리기둥 범프 플립칩 패키지의 칩 접합 공정인 리플로우 공정 및 열압착 공정에서 발생하는 패키지의 휨 경향에 대해 분석하기 위해서 범용수치 해석 프로그램인 ANSYS를 사용하여 유한요소해석을 진행하였다. 패키지의 구조는 정 중앙부를 기준으로 대칭성을 가지고 있기 때문에, 1/4 대칭 모델을 사용하였으며, 휨 해석을 위하여 패키지 모델 하단 면 중심점의 x, y, z축 변위를 0으로 구속하였다. Fig.
대상 데이터
5는 본 연구에서 사용한 미세피치 플립칩 패키지의 유한요소 모델링을 나타낸 것이다. 8절점 3차원 요소를 사용하였으며, 절점의 수는 약 95,412개, 요소의 수는 209,006개다.
솔더는 Sn3.5Ag 솔더가 사용되었다. 해석 모델에 사용된 자세한 패키지의 치수는 Table 1에 정리되어 있다.
3에 나타나 있다. 해석에 사용된 패키지의 기본 구조는 2개의 구리층으로 구성된 150 ㎛ 두께의 BT(Bismaleimide-Triazine) 기판(core 두께 : 70 ㎛)과 100 ㎛ 두께의 실리콘 칩으로 구성되어 있으며, 기판과 칩 사이에 구리기둥 범프로 접합부가 형성되어 있다. 구리기둥 범프의 직경은 40 , 피치는 80 ㎛이며, 구리기둥 접합부의 높이는 60이다.
해석에 필요한 물성은 탄성 계수(E), 푸아송 비(ν), 열팽창 계수(α) 및 열전도 계수이며, 해석에 사용된 물성은 Table 2와 같다.
데이터처리
구리기둥 범프 플립칩 패키지의 칩 접합 공정인 리플로우 공정 및 열압착 공정에서 발생하는 패키지의 휨 경향에 대해 분석하기 위해서 범용수치 해석 프로그램인 ANSYS를 사용하여 유한요소해석을 진행하였다. 패키지의 구조는 정 중앙부를 기준으로 대칭성을 가지고 있기 때문에, 1/4 대칭 모델을 사용하였으며, 휨 해석을 위하여 패키지 모델 하단 면 중심점의 x, y, z축 변위를 0으로 구속하였다.
이론/모형
BT를 제외한 모든 물질은 등방성 물성을 적용하였으며, BT는 직교이방성 물성(orthotropic properties)을 적용하였다.(21) 구리는 소성변형을 고려한 탄소성(elasto-plastic) 물성을 적용하였으며, 이를 위해 사용된 모델은 이선형 등방 경화(bilinear isotropic hardening) 모델이다. 구리의 항복 강도(yield strength) 및 접선 계수(tangent modulus)는 각각 250, 650 MPa이다.
NCP는 접합 전에 액체 상태, 접합 후는 경화가 된 고체 상태로 물성이 다르기 때문에 이를 고려하기 위하여, NCP를 구성하고 있는 요소들에 대해 요소 생성법(element birth and death)을이용하였다. 해석을 수행할 시에는 스트레스가 없다고 가정하는 온도인 스트레스-프리(stress-free)온도를 Sn3.
NCP는 Henkel사의 NCP이며 물성이 Table 2에 나타나 있다. 솔더의 경우 점소성(visco-plasticity) 거동을 고려하여 Anand 모델을 사용하였다.(20) Anand 모델은 9가지 상수로 점소성 특성을 나타내는데 Anand 모델에서 사용된 상수와 단위는 Table 3에 나타나 있다.
성능/효과
(2,5) 범프 피치가 감소하면 패키지 집적도가 증가하며 칩에서 한 번에 처리할 수 있는 I/O의 수가 증가하게 된다. 구리기둥 범프는 솔더에 비하여 신뢰성 측면에서도 유리하다고 알려져 있다.
이러한 열응력에 의한 휨은 칩에 존재하는 극저유전율층(extreme low-k layer)의 파괴, Al 패드(pad)와 UBM(under bump metallization) 층 및 구리 배선(Cu trace)의 박리(delamination) 등 여러 문제를 발생 시킨다.(8) 열압착 공정은 이러한 문제들을 해결하기 위해 제안되었으며, 기판 및 칩에 가해지는 온도가 비교적 낮기 때문에 공정 시발생하는 열응력 및 휨을 어느 정도 감소시킬 수 있다고 예측하고 있다.
결과적으로 기판 core 두께가 증가하면서 기판의 강성이 증가하게 되며, 궁극적으로는 전체 패키지의 휨에 대한 저항이 증가하기 때문에 패키지 전체의 휨은 감소한다.
14는 BT 기판의 core 두께를 70, 120, 170 ㎛으로 각각 증가시킴에 따른 휨의 결과를 해석한 결과이다. 기판 core 두께가 70 에서 170 ㎛으로 증가함에 따라 열압착 공정에서는 휨의 크기가 172 ㎛에서 97 ㎛로 약 43 %가 감소하였다. 한편, 리플로우 공정에서의 휨은 297 ㎛에서 195 ㎛로 약 34%가 감소하였다.
칩 면적 증가는 패키지의 휨을 증가시켰다. 기판 면적의 증가는 리플로우 공정에서 휨을 선형적으로 증가시켰으며, 열압착 공정에서의 휨은 증가하다 감소하는 경향을 보였다. 이는 칩 면적에 따른 열 분포에 기인하는 것으로 판단된다.
칩 두께가 50 ㎛에서 200 ㎛로 증가하면 열압착공정에서 휨의 크기는 180 에서 119 으로 감소하고, 리플로우 공정에서의 휨은 320 ㎛에서 210 ㎛로 약 34%로 감소하였다. 두 공정에서 모두 동일한 경향을 확인하였으며, 칩의 두께를 200 ㎛까지 증가시켰을 때, 휨을 약 34%로 감소시킬 수 있었다. 이는 칩 두께가 증가하면서 패키지의 강성이 증가되면서 휨에 대한 저항이 증가하기 때문이다.
해석 결과, 솔더를 충분히 녹일 수 있는 열압착 공정의 본딩 온도의 최적 조건은 본딩 툴 온도가 약 300 ℃, 본딩 스테이지 온도가 약 80 ℃임을 알 수 있었다. 또한 열압착 공정에서 발생한 패키지 휨은 리플로우 공정 시와 비교하여 볼 때, 약 57 % 정도로 감소하는 효과가 있었다. 열 압착 공정 조건인 본딩 툴 온도와 본딩 스테이지온도에 따라 패키지의 휨은 변하였으며, 본딩 스테이지의 온도 변화가 본딩 툴 온도보다 휨에 더 큰 영향을 주었다.
또한 열압착 공정에서 발생한 패키지 휨은 리플로우 공정 시와 비교하여 볼 때, 약 57 % 정도로 감소하는 효과가 있었다. 열 압착 공정 조건인 본딩 툴 온도와 본딩 스테이지온도에 따라 패키지의 휨은 변하였으며, 본딩 스테이지의 온도 변화가 본딩 툴 온도보다 휨에 더 큰 영향을 주었다.
한편 휨에 대한 본딩 압력의 영향은 거의 미미하였다. 열압착 공정과 리플로우 공정에서 패키지 칩의 두께 및 기판의 core 두께 증가는 패키지의 휨 감소에 효과적이었다. 칩 면적 증가는 패키지의 휨을 증가시켰다.
이로 인해, 칩과 기판과의 CTE 불일치로 인해 발생하는 휨 변형이 감소된 것으로 판단된다. 즉, 결론적으로 열압착 공정은 리플로우 공정에 비하여 패키지의 휨 변형이 적다. 이러한 경향은 Pan 등의(25) 실험에 의해서 확인된 바 있다.
한편, 리플로우 공정에서의 기판 면적이 8×8 ㎟에서 14×14 ㎟로 증가하면, 245 ㎛에서 345㎛로 29 % 증가한다. 즉, 기판 면적의 증가에 따른 휨은 열압착 공정에서 증가하다가 약간 감소하며, 리플로우 공정에서는 기판의 크기에 비례하여 패키지의 휨이 증가함을 확인하였다.
이는 칩이 커지면서, 칩에 해당하는 면적만큼 BT 기판과 패키지 및 본딩 접합부 구성 재료들 간의 열팽창계수 불일치가 그만큼 많이 증가하기 때문이다. 즉, 열압착 공정과 리플로우 공정에서 모두 칩 면적이 감소하면 휨은 감소하며, 칩 면적이 증가하면 휨은 증가함을 확인하였다.
12는 칩의 두께가 50 ㎛에서 200 ㎛로 증가함에 따른 패키지의 휨 결과이다. 칩 두께가 50 ㎛에서 200 ㎛로 증가하면 열압착공정에서 휨의 크기는 180 에서 119 으로 감소하고, 리플로우 공정에서의 휨은 320 ㎛에서 210 ㎛로 약 34%로 감소하였다. 두 공정에서 모두 동일한 경향을 확인하였으며, 칩의 두께를 200 ㎛까지 증가시켰을 때, 휨을 약 34%로 감소시킬 수 있었다.
15는 본 해석의 기본 모델에 대한 본딩 후에 솔더볼 및 기판의 변형을 나타내고 있다. 해석 결과 솔더볼과 기판은 최대 4.9의 mis-alignment를 보여주고 있으며 솔더볼의 직경(40 ㎛)에 약 12%의 mis-alignment가 발생하였다. 그러나 실제 공정에서의 mis-alignment는 본딩 압력에 의한 칩의 미끄러짐, 장비의 alignment 정확도에 크게 영향을 받는다.
10에 본딩 압력을 5 N에서 15 N으로 5 N씩 증가시키면서 본딩압력 변화에 따른 휨의 결과를 나타내었다. 해석 결과, 본딩 압력의 증가에 따른 패키지 휨의 변화는 거의 없는 것을 확인할 수 있었다. 이는, 본딩 압력이 칩 상부에 인가되어 접합이 완료된 후 상온으로 패키지가 냉각되는 과정에서 본딩 압력이 제거되기 때문이라고 판단된다.
해석 결과, 솔더를 충분히 녹일 수 있는 열압착 공정의 본딩 온도의 최적 조건은 본딩 툴 온도가 약 300 ℃, 본딩 스테이지 온도가 약 80 ℃임을 알 수 있었다. 또한 열압착 공정에서 발생한 패키지 휨은 리플로우 공정 시와 비교하여 볼 때, 약 57 % 정도로 감소하는 효과가 있었다.
후속연구
그러나 실제 공정에서의 mis-alignment는 본딩 압력에 의한 칩의 미끄러짐, 장비의 alignment 정확도에 크게 영향을 받는다. 따라서 mis-alignement에 대한 영향에 대해서는 향후 연구로 진행할 예정이다.
질의응답
핵심어
질문
논문에서 추출한 답변
구리기둥 범프의 장점은 무엇인가?
구리기둥 범프는 솔더 범프에 비해 강도가 높고, 일렉트로마이그레이션(electromigration)에 대한 저항성이 우수하며, 높은 범프 종횡비(aspect ratio)로 형성하는 것이 가능하기 때문에, 현재 최소 20 ㎛의 범프 피치와 같은 초미세피치 형성이 가능하다고 보고되고 있다.(2,5) 범프 피치가 감소하면 패키지 집적도가 증가하며 칩에서 한 번에 처리할 수 있는 I/O의 수가 증가하게 된다.
열과 전기적으로 우수한 특성을 가진 구리기둥 범프의 개발이 진행된 배경은 무엇인가?
이에 따라, 솔더 범프(solder bump)를 사용하여 칩과 기판을 전기적으로 연결시키는 공정 기술인 플립칩 접합(flip-chip bonding) 기술이 전기적 성능 향상, 폼펙터(form factor) 감소와 배선 밀도 증가 등의 장점으로 와이어 본딩(wire bonding)에 비해 점점 중요성이 대두되고 있다.(1) 그러나 반도체 패키지의 고성능 및 소형화의 추세로 솔더 범프 피치(pitch)가 점점 감소하게 되어 약 150 ㎛ 피치 이하의 솔더 범프를 형성하게 되면, 솔더 리플로우(solder reflow) 과정에서 솔더가 녹아 인접한 솔더와 서로 브리징(bridging)이 발생하여 전기적 합선(shorting)이 되는 문제가 발생한다.(2,3) 이러한 기술적 한계를 해결하기 위하여 수 년 전부터 열과 전기적으로 우수한 특성을 가진 구리기둥 범프(copper pillar bump)의 개발이 진행되어 왔으며, 최근 수년 사이 솔더 범프 대신 구리기둥 범프로 대체되고 있는 실정이다.
플립칩 접합기술이란 무엇인가?
최근, 노트북, 스마트폰, 태블릿PC 등의 휴대용 전자기기의 급격한 발전으로 인하여 반도체 패키지의 저전력, 고성능, 경량화 및 소형화가 크게 요구되고 있다. 이에 따라, 솔더 범프(solder bump)를 사용하여 칩과 기판을 전기적으로 연결시키는 공정 기술인 플립칩 접합(flip-chip bonding) 기술이 전기적 성능 향상, 폼펙터(form factor) 감소와 배선 밀도 증가 등의 장점으로 와이어 본딩(wire bonding)에 비해 점점 중요성이 대두되고 있다.(1) 그러나 반도체 패키지의 고성능 및 소형화의 추세로 솔더 범프 피치(pitch)가 점점 감소하게 되어 약 150 ㎛ 피치 이하의 솔더 범프를 형성하게 되면, 솔더 리플로우(solder reflow) 과정에서 솔더가 녹아 인접한 솔더와 서로 브리징(bridging)이 발생하여 전기적 합선(shorting)이 되는 문제가 발생한다.
참고문헌 (26)
Nam, H. W., 2004, "Robust Design and Thermal Fatigue Life Prediction of Anisotropic Conductive Film Flip Chip Package," Trans. Korean Soc. Mech. Eng. A, Vol. 28, No. 9, pp. 1408-1414.
Hsieh, M. C., Lee, C. C. and Hung, L. C., 2013, "Comprehensive Thermo-Mechanical Stress Analyses and Underfill Selection of Large Die Flip Chip BGA," IEEE Trans. Compon. Packag. Manuf. Technol., Vol. 3, No. 7, pp. 1155-1162.
Cheng, R., Wang, M., Kuo, R. H., Chen, E., Chuang, I. C., Pai, B., Chang, J. and Cheung, C., 2015, "FC Cu Pillar Package Development for Broad Market Applications," Proc. 65th Electron. Comp. Technol. Conf., pp. 609-614.
Kim, M. S., Ko, Y. H., Bang, J. H. and Lee, C. W., 2012, "The Chip Bonding Technology on Flexible Substrate by Using Micro Lead-free Solder Bump," J. Microelectron. Packag. Soc., Vol. 19, No. 3, pp. 15-20.
Cassier, A., Zhao, L., Syed, A., Bezuk, S., Miller, W., Leong, A. and Slessor, M., 2014, "Reliable Testing of Cu Pillar Technology for Smart Devices," Chip Scale Review, Vol. 18, No. 5, pp. 22-27.
Park, J., Kim, Y., Na, S., Kim, J., Lee, C. H. and Nicholls, L., 2015, "High Reliability Packaging Technologies and Process for Ultra Low k Flip Chip Devices," Proc. 65th Electron. Comp. Technol. Conf., pp. 1-6.
Hsieh, M. C., Lee, C. C., Hung, L. C., Wang, V. and Perng, H., 2011, "Parametric Study for Warpage and Stress Reduction of Variable Bump Types in fcFBGA," Proc. 6th Inter. Microsys. Packag. Assemb. Circuits Technol. Conf., pp. 115-118.
Kim, M. Y., Lim, S. K. and Oh, T. S., 2010, "Thermal Cycling and High Temperature Storage Reliabilities of the Flip Chip Joints Processed Using Cu Pillar Bumps," J. Microelectron. Packag. Soc, Vol. 17, No. 3, pp. 27-32.
Hsieh, M. C., Lee, C. C. and Hung, L. C., 2013, "Comprehensive Thermomechanical Analyses and Validations for Various Cu Column Bumps in fcFBGA," IEEE Trans. Compon. Packag. Manuf. Technol. Conf., Vol. 3, No. 1, pp. 61-70.
Cheng, P. J., Wu, W. C., Wang, W. J. and Pai, T. M., 2015, "Challenge and Process Optimization of Thermal Compression Bonding with Non Conductive Paste," Proc. 65th Electron. Comp. Technol. Conf., pp. 484-489.
Lin, L., Wang, J., Wang, L. and Zhang, W., 2015, "Stress Analysis and Parametric Studies for a Ultralow-k Chip in the Flip Chip Process," Proc. 16th Inter. Conf. Electron. Packag. Technol., pp. 689-693.
Yang, H. G. and Joo, J. W., 2014, "Measurement and Evaluation of Thermal Expansion Coefficient for Warpage Analysis of Package Substrate," Trans. Korean Soc. Mech. Eng. A, Vol. 38, No. 10, pp. 1049-1056.
Addagarla, A. and Prasad, N. S., 2012, "Finite Element Analysis of Flip - Chip on Board (FCOB) Assembly During Reflow Soldering Process," J. Solder. Surf. Mt. Technol., Vol. 24, No. 2, pp. 92-99.
Hsieh, M. C. and Tzeng, S. L., 2014, "Design and Stress Analysis for Fine Pitch Flip Chip Packages with Copper Column Interconnects," 15th International Conference on Electronic Packaging Technology(ICEPT), pp. 502-507.
Zhang, J., Yuan, F. and Zhang, J., 2009, "Simulation Study on the Influences of the Bonding Parameters on the Warpage of Chip-on-glass Module with Nonconductive Film," J. Electron. Packag., Vol. 131, No. 4, pp. 041008-1-041008-5.
Lee, Y. C., Factor, B., Kao, C. L., Yannou, J. M. and Lee, C. C., 2013, "Copper Pillar Shape and Related Stress Simulation Studies in Flip Chip Packages," Euro. Microelec. Packag. Conf., pp. 1-5.
Fu, J., Aldrete, M., Shah, M., Noveski, V. and Hsu, M., 2015, "Thermal Compression Bonding for Fine Pitch Solder Interconnects," Proc. 65th Electron. Comp. Technol. Conf., pp. 7-11.
Au, K. Y., Che, F. X., Aw, J. L., Lin, J. K., Boehme, B. and Kuechenmeister, F., 2014, "Thermocompression Bonding Assembly Process and Reliability Studies of Cu Pillar Bump on Cu/Low-k Chip," Proc. 16th Electron. Packag. Technol. Conf., pp. 574-578.
Che, F. X., Lin, J. K., Au, K. Y., Hsiao, H. Y. and Zhang, X., 2015, "Stress Analysis and Design Optimization for Low-k Chip With Cu Pillar Interconnection," IEEE Trans. Compon. Packag. Manuf. Technol., Vol. 5, No. 9, pp. 1273-1283.
Anand, L., 1982, "Constitutive Equations for the Rate-Dependent Deformation of Metals at Elevated Tempertures," ASME Journal of Eng. Mater. Tech., Vol. 105. No. 1, p.12.
Hsieh, M. C., Lee, C. C. and Hung, L. C., 2012, "Reliability Assessments and Designs for Fine Pitch Flip Chip Packages with Cu Column Bumps," Proc. 7th Inter. Microsys. Packag. Assemb. Circuits Technol. Conf., pp. 280-283.
Park, A. Y., Park, S. and Yoo, C. D., 2015, "Development of Inclined Conductive Bump for Flip-Chip Interconnection," IEEE Trans. Compon. Packag. Manuf. Technol., Vol. 5, No. 2, pp. 207-216.
Smet, V., Huang, T. C., Kawamoto, S., Singh, B., Sundaram, V., Raj, P. M. and Tummala, R., 2015, "Interconnection Materials, Processes and Tools for Fine-pitch Panel Assembly of Ultra-thin Glass Substrates," Proc. 65th Electron. Comp. Technol. Conf., pp. 475-483.
JEDEC Standard No. 22-B112A, 2009, "Package Warpage Measurement of Surface-Mount Integrated Circuits at Elevated Temperature."
Pan, C. A., Wu, M. Y., Lee, C. W., Lo, R., Wang, Y. P. and Hsiao, C. S., 2014, "TCBNCP Process Impact on Package Warpage Performance," Proc. 9th Inter. Microsys. Packag. Assemb. Circuits Technol. Conf., pp. 146-149.
Li, M., Tian, D. W., Cheung, Y. M., Yang, L. and Lau, J. H., 2015. "A High Throughput and Reliable Thermal Compression Bonding Process for Advanced Interconnections," 2015 Electron. Comp. Technol. Conf., pp. 603-608.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.