최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기The journal of the institute of internet, broadcasting and communication : JIIBC, v.18 no.3, 2018년, pp.177 - 183
Currently, digital signal processing systems are used extensively in image processing, audio processing, filtering, and equalizations, etc. In addition, the importance of DRAM, which has a great influence on the performance of an digital signal processor has been increased, making research on DRAM a...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
DRAM이란 무엇인가? | DRAM (Dynamic Random Access Memory)은 컴퓨터 시스템에서 메인 메모리를 구성하는 휘발성 반도체 기억소자로서, 고성능 마이크로프로세서 및 멀티코어프로세서 뿐만이 아니라 디지털 신호처리시스템, 이동단말기의 성능에 큰 영향을 미친다. 따라서 과거에는 물론이고, 현재에서도 산업계와 학계에서 미래의 DRAM에 대한 활발한 연구가 진행되고 있다[2]-[4] . | |
리프레쉬 (refresh) 명령은 어떻게 수행되는가? | 리프레쉬 (refresh) 명령은 임의의 뱅크가 열려있는 가의 여부에 따라 달라진다. 즉, 임의의 뱅크가 열려있다면, 전체 충전 명령어를 통하여 모든 뱅크를 닫은 이후에 리프레쉬 명령어를 수행한다. 그러나, 모든 뱅크가 닫혀있다면 추가의 명령어를 발행하지 않고 리프레쉬 명령어를 보낸다. 이 때 명령어는 성공적으로 디코드되며, DRAM의 유한상태도 트리에 대한 탐색을 멈춘다. | |
디지털 신호처리 프로세서는 어디에 사용되는가? | 디지털 신호처리 프로세서는 디지털 신호처리에 특화된 구조를 갖는 전문화된 마이크로프로세서로서, 음성신호, 영상신호, 전자기신호 또는 광학신호 등을 처리하는데 쓰인다. 디지털 신호처리의 목적은 실세계의 아날로그 신호를 ADC(Analog to Digital Converter)를 통하여 변환된 디지털 신호를 측정, 필터링, 압축하기 위한 것이 대부분이다. |
L. J. Karam, I. AlKamal, A. Gatherer, G. A. Frantz, D. V. Anderson, B. L. Evans, "Trends in Multi-core DSP Platforms," IEEE Signal Processing Magazine, pp. 1-10, Nov. 2009
P. Rosenfeld et al. "DRAMSim2: A Cycle Accurate Memory System Simulator," IEEE Computer Architecture Letters, 2011.
Y. Kim et al. "A Case for Exploiting Subarray-Level Parallelism (SALP) in DRAM," ISCA, 2012.
D. Lee et al. "Tiered-Latency DRAM : A Low Latency and Low Cost DRAM Architecture," HPCA, 2013.
C. G. Lee, "UTDSP Benchmark," http://www.eecg.toronto.edu/-corinna/DSP/infrast ructure/UTDSP.html, May 1998.
Y. Kim, W. Yang, and O. Mutlu, "Ramulator : A Fast and Extensible DRAM Simulator," IEEE Computer Architecture Letters, 2015.
J. Lee, "A Study of Trace-driven Simulation for Multi-core Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 12, no. 3, pp. 9-13, Jun. 2012.
T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, Feb. 2002.
JEDEC, JESD79-3 DDR3 SDRAM Standard, Jun. 2007.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.