$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Vertical PIP 커패시터를 이용한 MTP 메모리 IP 설계
Design of MTP memory IP using vertical PIP capacitor 원문보기

한국정보전자통신기술학회논문지 = Journal of Korea institute of information, electronics, and communication technology, v.13 no.1, 2020년, pp.48 - 57  

김영희 (Department of Electronic Engineering, Changwon National University) ,  차재한 (SK hynix system ic INC.) ,  김홍주 (Department of Electronic Engineering, Changwon National University) ,  이도규 (Department of Electronic Engineering, Changwon National University) ,  하판봉 (Department of Electronic Engineering, Changwon National University) ,  박무훈 (Department of Electronic Engineering, Changwon National University)

초록
AI-Helper 아이콘AI-Helper

Wireless charger, USB type-C 등의 응용에서 사용되는 MCU는 추가 공정 마스크가 작으면서 셀 사이즈가 작은 MTP 메모리가 요구된다. 기존의 double poly EEPROM 셀은 사이즈가 작지만 3~5 장 정도의 추가 공정 마스크가 요구되고, FN 터널링 방식의 single poly EEPROM 셀은 셀 사이즈가 큰 단점이 있다. 본 논문에서는 vertical PIP 커패시터를 사용한 110nm MTP 셀을 제안하였다. 제안된 MTP 셀의 erase 동작은 FG와 EG 사이의 FN 터널링을 이용하였고 프로그램 동작은 CHEI 주입 방식을 사용하므로 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2으로 줄였다. 한편 USB type-C 등의 응용에서 요구되는 MTP 메모리 IP는 2.5V ~ 5.5V의 넓은 전압 범위에서 동작하는 것이 필요하다. 그런데 VPP 전하펌프의 펌핑 전류는 VCC 전압이 최소인 2.5V일 때 가장 낮은 반면, 리플전압은 VCC 전압이 5.5V일 때 크게 나타난다. 그래서 본 논문에서는 VCC detector 회로를 사용하여 ON되는 전하펌프의 개수를 제어하여 VCC가 높아지더라도 펌핑 전류를 최대 474.6㎂로 억제하므로 SPICE 모의실험을 통해 VPP 리플 전압을 0.19V 이내로 줄였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

MCU used in applications such as wireless chargers and USB type-C require MTP memory with a small cell size and a small additional process mask. Conventional double poly EEPROM cells are small in size, but additional processing masks of about 3 to 5 sheets are required, and FN tunneling type single ...

주제어

#MTP IP   #VPP charge pump   #MTP cell   #VCC detector   #Ripple voltage  

표/그림 (15)

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 커플링 커패시터로 단위 면적당 커패시턴스가 큰 vertical PIP 커패시터를 사용하여 커플링 커패시터를 구현하므로 커플링 커패시터가 차지하는 면적을 줄이고 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2 으로 줄인 MTP 셀을 제안하였다.Wireless charger, USB type-C 등에 사용되는 MCU 칩의 MTP 셀로서 한 장의 추가 마스크를 사용하면서 MTP 셀 사이즈가 작으므로 대용량 MTP IP 설계에서 원가경쟁력을 확보할 수 있다.
본문요약 정보가 도움이 되었나요?

참고문헌 (15)

  1. F. Xu, X. Q. He, L. Zhang, "Key Design Techniques of A 40ns 16K Bits Embedded EEPROM Memory", 2004 International Conference on Communications, Circuits and Systems, vol. 2, pp. 1516-1520, June 2004. 

  2. A. Conte, G. L. Gudiceo, G. Palumbo, A. Signorello, "A High-Performance Very Low-Voltage Current Sense Amplifier for Nonvolatile Memory", IEEE J. Solid-State Circuits, vol. 40, no. 2, pp. 507-514, Feb. 2005. 

    상세보기 crossref

  3. H. Hidaka, "Embedded Flash Memory for Embedded Systems: Technology, Deign for Sub-systems, and Innovations," Springer International Publishing, 2017. 

  4. M. Hatanaka et al., "Value Creation in SOC/MCU Applications by Embedded Non-Volatile Memory Evolutions," Asian Solid State Circuits Conference, pp. 38-42, Nov. 2007. 

  5. G. S. Cho, et al., "Design of a Small-Area Low-Power, and High-Speed 128-KBit EEPROM IP for Touch Screen Controllers," Journal of KIIC, vol. 13, no. 12, pp. 2633-2640, Dec. 2009. 

  6. Heon Park et al., "Design of a Cell Verification Module for Large-Density EEPROMs," JKIIECT, vol. 10, no. 2, pp. 176-183, Oct. 2017. 

  7. Y. H. Kim et al., "Design of an Embedded Flash IP for USB Type-C Applications," JKIIECT, vol. 12, no. 3, pp. 312-320, June 2019. 

  8. Y. H. Kim et al., "Design of 40ns 512Kb EEPROM IP," Proceedings of the 4th ICIECT 2018, pp. 245-246, July 2018. 

  9. Y. H. Kim et al.,"Study on Memory Circuit Structure Analysis," ETRI Report, Oct. 2017. 

  10. Y. K Ha et al., "Design of Zero-Layer FTP Memory IP," JKIIEC , vol. 11, no. 6, pp. 742-750, Dec. 2018. 

  11. Chih-Ping, Chung and Kuei-Shu Chang-Liao. "A highly scalable single poly-silicon embedded electrically erasable programmable read only memory with tungsten control gate by full CMOS process." IEEE Electron Device Letters, vol. 36, no. 4, pp. 336-338, Feb. 2015. 

    상세보기 crossref

  12. Y. Roizin et al., "High density MTP logic NVM for power management applications," IEEE International memory workshop, pp. 1-2, June 2009. 

  13. J. S. Hu et al., "A DC-DC Converter IP Design using a Multi-Phase Charge Pumping Scheme," ITC-CSCC, pp. 539-542, 2004. 

  14. P, Favrat, "A High-Efficiency CMOS Voltage Doubler", IEEE JSSC, vol. 33, no. 3, pp. 410-416, Mar. 1998. 

  15. G. H. Lim et. al., "Charge pump design for TFT-LCD driver IC using stack-MIM capacitor," IEICE Trans on Electronics, vol. E91-C, no. 6, pp. 928-935, June 2008. 

    상세보기 crossref

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로