$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[국내논문] 차세대 지능형 소자 구현을 위한 모노리식 3D 집적화 기술 이슈
Issues on Monolithic 3D Integration Techniques for Realizing Next Generation Intelligent Devices 원문보기

전자통신동향분석 = Electronics and telecommunications trends, v.36 no.3, 2021년, pp.12 - 22  

문제현 (플렉시블전자소자연구실) ,  남수지 (플렉시블전자소자연구실) ,  주철웅 (플렉시블전자소자연구실) ,  성치훈 (플렉시블전자소자연구실) ,  김희옥 (실감디스플레이연구실) ,  조성행 (플렉시블전자소자연구실) ,  박찬우 (플렉시블전자소자연구실)

Abstract ▼ AI-Helper 아이콘AI-Helper

Since the technical realization of self-aligned planar complementary metal-oxide-semiconductor field-effect transistors in 1960s, semiconductor manufacturing has aggressively pursued scaling that fruitfully resulted in tremendous advancement in device performances and realization of features sizes s...

주제어

#반도체   #모노리식 3D 집적화   #스케일링   #상보형금속산화막반도체   #후공정   #공정호환  

표/그림 (13)

참고문헌 (12)

  1. G.E. Moore, "Cramming more components onto integrated circuits," Electronics, vol. 38, no. 8, Apr. 1965, pp. 114-117. 

  2. K.J. Kuhn, "CMOS transistor scaling past 32nm and implications on variation," in Proc. IEEE/SEMI Adv. Semiconductor Manuf. Conf. (ASMC), San Francisco, CA, USA, July 2010, pp. 241-246, doi: 10.1109/ASMC.2010.5551461. 

    crossref

  3. P. Batude et al., "Advances, challenges and opportunities in 3D CMOS sequential integration," in Proc. Int. Electron Devices Meeting, Washington, DC, USA, Dec. 2011, pp. 7.3.1-7.3.4, doi: 10.1109/IEDM.2011.6131506. 

    crossref

  4. R. Courtland, "Transistors could stop shrinking in 2021," IEEE Spectrum, vol. 53, no. 9, Sept. 2016, pp. 9-11, doi: 10.1109/MSPEC.2016.7551335. 

    상세보기 crossref

  5. M.T. Bohr and I.A. Young, "CMOS scaling trends and beyond," IEEE Micro, vol. 37, no. 6, Nov./Dec. 2017, pp. 20-29, doi: 10.1109/MM.2017.4241347. 

    상세보기 crossref

  6. Samsung Newsroom, "Samsung's new 3D integration technology X-Cube(eXtended-Cube)," 2020, Samsung, https://news.samsung.com/global/samsung-announces-availability-of-its-silicon-proven-3d-ic-technology-for-high-performance-applications. 

  7. S. Salahuddin, K. Ni, and S. Datta, "The era of hyper-scaling in electronics," Nature Electron., vol. 1, 2018, pp. 442-450. 

  8. S. Datta et al., "Back-end-of-line compatible transistors for monolithic 3-D integration," IEEE Micro, vol. 39, no. 6, Nov./Dec. 2019, pp. 8-15, doi: 10.1109/MM.2019.2942978. 

    상세보기 crossref

  9. Y. Son et al., "Monolithic integration of high-voltage thin-film electronics on low-voltage integrated circuits using a solution process," Nat. Electron., vol. 2, 2019, pp. 540-548. 

  10. Sony Semiconductor Solutions Corporation, "3-layer stacked CMOS image sensor with DRAM for smartphones," Sony Corporation, 2017, https://www.sony.net/SonyInfo/News/Press/201702/17-013E/ 

  11. S.H. Wu et al., "Performance boost of crystalline In-Ga-Zn-O material and transistor with extremely low leakage for IoT normally-off CPU application," in Proc. Symp. VLSI Circuits, Kyoto, Japan, June 2017, pp. T166-T167, doi: 10.23919/VLSIC.2017.8008580. 

    crossref

  12. J. Wu et al., "A monolithic 3D integration of RRAM array with oxide semiconductor FET for in-memory computing in quantized neural network AI applications," in Proc. IEEE Symp. VLSI Technol., Honolulu, HI, USA, June 2020, pp. 1-2, doi: 10.1109/VLSITechnology18217.2020.9265062. 

    crossref

관련 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로