$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[해외논문] A numerical model of avalanche breakdown in MOSFET's

IEEE transactions on electron devices, v.25 no.7, 1978년, pp.825 - 832  

Toyabe, T. (Central Research Laboratory, Hitachi, Ltd., Kokubunji, Tokyo, Japan) ,  Yamaguchi, K. ,  Asai, S. ,  Mock, M.S.

Abstract

An accurate numerical model of avalanche breakdown in MOSFET's is presented. Features of this model are a) use of an accurate electric-field distribution calculated by a two-dimensional numerical analysis, b) introduction of multiplication factors for a high-field path and the channel current path, and c) incorporation of the feedback effect of the excess substrate current induced by impact ionization into the two-dimensional calculation. This model is applied to normal breakdown observed in p-MOSFET's and to negative-resistance breakdown (snap-back or switchback breakdown) observed in short-channel n-MOSFET's. Excess substrate current generated from channel current by impact ionization causes a significant voltage drop across the substrate resistance in short-channel n-MOSFET's. This voltage forward-biases the source-substrate junction and increases channel current causing a positive feedback effect. This results in a decrease of the breakdown voltage and leads to negative-resistance characteristics. Current-voltage characteristics calculated by the present model agree very well with experimental results. Another model, highly simplified and convenient for device design, is also presented. It predicts some advantages of p-MOSFET's over n-MOSFET's from the standpoint of avalanche breakdown voltage, particularly in the submicrometer channel-length range.

참고문헌 (10)

  1. IEEE Transactions on Electron Devices low-level avalanche multiplication in igfet's troutman 1976 10.1109/T-ED.1976.18419 23 419 

  2. 1973 International Electron Devices Meeting source-drain breakdown in an insulated gate, field-effect transistor kennedy 1973 10.1109/IEDM.1973.188674 160 

  3. Dennard, R.H., Gaensslen, F.H., Yu, Hwa-Nien, Rideout, V.L., Bassous, E., LeBlanc, A.R.. Design of ion-implanted MOSFET's with very small physical dimensions. IEEE journal of solid-state circuits, vol.9, no.5, 256-268.

  4. Stone, Herbert L.. Iterative Solution of Implicit Approximations of Multidimensional Partial Differential Equations. SIAM journal on numerical analysis : a publication of the Society of Industrial and Applied Mathematics, vol.5, no.3, 530-558.

  5. Physics of Semiconductor Devices sze 1969 111 

  6. IEEE Transactions on Electron Devices double-drift impatt diodes near 100 ghz niehaus 1973 10.1109/T-ED.1973.17744 20 765 

  7. Mock, M.S.. A two-dimensional mathematical model of the insulated-gate field-effect transistor. Solid-state electronics, vol.16, no.5, 601-609.

  8. Z Angew Phys Ladungstragermultiplikation bei MIS-Transistoren longo 1970 29 166 

  9. Ihantola, H.K.J.. Design theory of a surface field-effect transistor. Solid-state electronics, vol.7, no.6, 423-430.

  10. Physics and Technology of Semiconductor Devices grove 1967 311 

섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로