제안 방법

• 8인치 Trench MOSFET제조 공정의 온 저항 톡성을 개선하기 위하여 Trench MOSFET의 처리 조건과 공정 최적화를 실시하였으며, 제작된 device르 SEM(Scanning Electron Microscope :JEOL JEM-2100F)을 봉하여 관찰 하고 결과룰 평가 하였다. 필드산화악의 두께는 10, 000A, 노광 70 sec, Develop 130t, Trench Etch 15, 000A, Gate Oxide 1000A, Poly Etch 900A등의 최적화된 공정을 이용하여 device冒 제작하였다 [3].
• 이런 일련의 공정으 통하여 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크층 상에 트렌치불 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크 층과 산화막 층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성하는 것을 특징으로 하는 반도체 소자용 트렌치 MOSFET을 제작 하였다. 또한 제작된 Device^ SEM을 이용하여 관찰하였다.
• 필드산화악의 두께는 10, 000A, 노광 70 sec, Develop 130t, Trench Etch 15, 000A, Gate Oxide 1000A, Poly Etch 900A등의 최적화된 공정을 이용하여 device冒 제작하였다 [3]. 이런 일련의 공정으 통하여 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크층 상에 트렌치불 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크 층과 산화막 층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성하는 것을 특징으로 하는 반도체 소자용 트렌치 MOSFET을 제작 하였다. 또한 제작된 Device^ SEM을 이용하여 관찰하였다.
• 필드산화악의 두께는 10, 000A, 노광 70 sec, Develop 130t, Trench Etch 15, 000A, Gate Oxide 1000A, Poly Etch 900A등의 최적화된 공정을 이용하여 device冒 제작하였다 [3]. 이런 일련의 공정으 통하여 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크층 상에 트렌치불 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크 층과 산화막 층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성하는 것을 특징으로 하는 반도체 소자용 트렌치 MOSFET을 제작 하였다.