최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1995-0069622 (1995-12-30) |
공개번호 | 10-1997-0053072 (1997-07-29) |
등록번호 | 10-0325449-0000 (2002-02-07) |
DOI | http://doi.org/10.8080/1019950069622 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2000-03-23) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명은 통전시의 동작속도 저하를 방지할 수 있는 비대칭 LDD구조의 MOSFET의 제조방법을 제공하는 것을 목적으로 한다.상기한 목적을 달성하기 위한 본 발명의 MOSFET 제조방법은, 반도체 기판의 소정부분을 식각하여 소정 부분을 돌출시키는 돌출부는 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화 질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하여 노출된 산화질화막과 폴리실리콘막을 동일한 식각 챔베에서 인-시튜로 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의
반도체 기판의 상부에 소정의 감광막 마스크를 형성하여 노출된 부분을 식각하므로써, 반도체 기판의 소정 부분을 돌출시키는 돌출부를 형성하는 단계; 전면에 소정 두께의 게이트 산화막, 도핑된 폴리실리콘막 및 산화질화막을 적층한 다음, 돌출부의 소정 부분에 감광막 마스크를 형성하는 단계; 노출된 측벽의 산화질화막이 완전히 식각될 때까지 상기 노출된 산화질화막과 폴리실리콘막을 식각하는 단계; 드레인 전극이 형성될 영역을 제외한 영역에 소정의 제2감광막 패턴을 형성한 다음에 인 원자를 소정 농도와 소정 주입 에너지로서 이온주입하여 N-영역을
※ AI-Helper는 부적절한 답변을 할 수 있습니다.