최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-1998-0029514 (1998-07-22) |
공개번호 | 10-2000-0009239 (2000-02-15) |
DOI | http://doi.org/10.8080/1019980029514 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사진행상태 | 취하(심사미청구) |
법적상태 | 취하 |
반도체 장치의 트랜지스터(transistor) 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 게이트 패턴(gate pattern)을 형성한다. 게이트 패턴이 형성된 반도체 기판을 중수소(Deutrium;D) 분위기로 어닐링(annealing)한다. 중수소 분위기로 어닐링하는 단계는 대략 400℃ 내지 500℃ 정도의 온도 조건으로, 대략 1분 내지 60분 정도의 시간 동안 유지하여 수행된다. 중수소 분위기로 어닐링하는 단계 이전에, 게이트 패턴의 측벽에 스페이서(spacer)를 더 형성한다.
반도체 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴이 형성된 상기 반도체 기판을 중수소 분위기로 어닐링하는 단계; 및상기 어닐링된 게이트 패턴 또는 상기 어닐링된 반도체 기판을 덮어 확산 장벽의 역할을 하는 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 트랜지스터 제조 방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.