최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2006-0067971 (2006-07-20) |
공개번호 | 10-2008-0008558 (2008-01-24) |
등록번호 | 10-0804759-0000 (2008-02-12) |
DOI | http://doi.org/10.8080/1020060067971 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2006-07-20) |
심사진행상태 | 등록결정(일반) |
법적상태 | 등록 |
본 발명은 멤스(MEMS) 가속도 센서 제조 방법 및 그 센서에 관한 것으로, 유리로 된 상부 기판에 상부 전극을 접착하고, 유리로 된 하부 기판에 하부 전극을 접착한 다음, 상기 상부 기판과 하부 기판을 반도체로 된 중앙 기판의 상부와 하부에 접착한 후, 상기 상부 기판과 하부 기판에 각각 상부 외부 단자 패드와 하부 외부 단자 패드를 형성한다.본 발명에 의하면, -극성의 대전층 역할을 하는 유리로 된 상부 기판과 하부 기판을 직접 중앙 기판에 접착할 수 있으므로, 중앙 기판과 상부 기판 및 하부 기판이 모두 실리콘 기판으로 되어
유리 기판(70A,70B)에 특정 패턴으로 다수의 요홈(70C)을 형성하는 제1 과정(S10)과;상기 다수의 요홈(70C)이 형성된 유리 기판(70A,70B)의 상면에 씨드(SEED) 층(70D)을 형성하는 제2 과정(S20);상기 씨드 층(70D)의 각 요홈(70C) 부분을 제외한 나머지 부분에 도금용 몰드 패턴(70E)을 형성하는 제3 과정(S30);상기 씨드 층(70D)의 각 요홈(70C)에 도전층(71A,71B)을 도금하는 제4 과정(S40);상기 도전층(71A,71B)이 형성된 유리 기판(70A,70B)의 상면과 하면을 C
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.