최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC8판) |
|
출원번호 | 10-2006-0126100 (2006-12-12) |
등록번호 | 10-0778861-0000 (2007-11-16) |
DOI | http://doi.org/10.8080/1020060126100 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2006-12-12) |
심사진행상태 | 등록결정(일반) |
법적상태 | 소멸 |
본 발명은 반도체 기판에 대해 n형 도펀트를 주입하여 N-웰을 형성하는 단계; 상기 N-웰을 포함한 반도체 기판상에 산화막을 형성하고 패터닝하여 P-바디 영역을 오픈한 산화막 패턴을 구비하는 단계; 상기 산화막 패턴을 이용하여 상기 P-바디 영역에 P형 도펀트를 주입하는 단계; 상기 P-바디 영역 상의 상기 산화막 패턴 내측에 스페이서를 각각 구비하는 단계; 및 상기 산화막 패턴 내측의 스페이서를 이용하여 n형 도펀트를 주입하여 이후 채널 영역이 되는 n형 도펀트 주입 영역을 형성하는 단계를 포함하는 LDMOS 반도체 소자의 제조
반도체 기판에 대해 N형 도펀트를 주입하여 N-웰을 형성하는 단계; 상기 N-웰을 포함한 반도체 기판상에 산화막을 형성하고 패터닝하여 P-바디 영역을 오픈한 산화막 패턴을 구비하는 단계; 상기 산화막 패턴을 이용하여 상기 P-바디 영역에 P형 도펀트를 주입하는 단계; 상기 P-바디 영역 상의 상기 산화막 패턴 내측에 스페이서를 각각 구비하는 단계; 및 상기 산화막 패턴 내측의 스페이서를 이용하여 N형 도펀트를 주입하여 이후 채널 영역이 되는 N형 도펀트 주입 영역을 형성하는 단계 를 포함하는 LDMOS 반도체 소자의 제조 방법.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.