최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2008-0030960 (2008-04-02) |
공개번호 | 10-2009-0105488 (2009-10-07) |
등록번호 | 10-1036336-0000 (2011-05-16) |
DOI | http://doi.org/10.8080/1020080030960 |
발명자 / 주소 | |
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2008-04-02) |
심사진행상태 | 등록결정(심사전치후) |
법적상태 | 소멸 |
본 발명은 플립칩 반도체 패키징 공정 및 이에 이용되는 언더필 수지 조성에 관한 것이다.본 발명에 따르면, 플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서, (a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계; (b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계; (c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체
플립칩(flip-chip)에 의한 반도체를 패키징하는 방법으로서,(a) 강유전성(ferro-electric) 물질이 코팅된 필러(filler)가 포함된 언더필 수지를 기판에 도포하는 단계;(b) 범프 전극이 형성된 반도체 칩을 상기 기판 위에 정렬하여 범프 전극과 기판의 전극 패드가 접촉하도록 가압착하는 단계;(c) 상기 반도체 칩의 패턴 및 상기 기판에 대응하는 패턴의 전극이 형성된 지그에 상기 가압착된 기판과 반도체 칩을 개재시키고 전류를 인가하는 단계; 및(d) 열과 압력을 가하여 상기 언더필 수지를 경화시키는 본압착 단계;를
※ AI-Helper는 부적절한 답변을 할 수 있습니다.