최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/공개특허 |
---|---|
국제특허분류(IPC9판) |
|
출원번호 | 10-2008-0079398 (2008-08-13) |
공개번호 | 10-2010-0020688 (2010-02-23) |
DOI | http://doi.org/10.8080/1020080079398 |
발명자 / 주소 |
|
출원인 / 주소 |
|
대리인 / 주소 |
|
심사청구여부 | 있음 (2008-08-13) |
심사진행상태 | 거절결정(일반) |
법적상태 | 거절 |
본 발명에 따른 LDMOS 반도체 소자는, 소오스 영역을 연결되며, 게이트 패턴 하부의 기판 내에 형성된 채널 영역과. 제 1 도전형 기판 내 일부 영역에 형성되며, 채널 영역 및 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과, 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함한다.이와 같이, 본 발명은 드리프트 영역에 O2 이온 주입과 어닐 공정을 통해 BOX층을 형성하여 드리프트 영역 전체를 공핍시켜 LDMOS의 브레이크다운 전압 특성 및 저항 특성을 향상시킬 수 있다.
제 1 도전형 기판 상에 형성된 필드 산화막에 의해 정의된 액티브 영역 상에 게이트 패턴 및 소오스/드레인 영역이 형성되어 있는 LDMOS 반도체 소자에 있어서,상기 소오스 영역을 연결되며, 상기 게이트 패턴 하부의 상기 기판 내에 형성된 채널 영역과.상기 제 1 도전형 기판 내 일부 영역에 형성되며, 상기 채널 영역 및 상기 드레인 영역과 연결되는 제 2 도전형 드리프트 영역과,상기 드리프트 영역 내에 배치되는 적어도 하나 이상의 BOX층을 포함하는 LDMOS 반도체 소자.
해당 특허가 속한 카테고리에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.