초록 ▼

본 발명은 반도체 소자의 MIM 커패시터 형성 기술에 관한 것으로, 본 발명은 MIM 구조의 커패시터 형성 및 후속 메탈 층의 형성을 하나의 공정으로 제조하기 위하여 하부 금속 배선 영역에 홀을 형성하고, 형성된 홀에 하부 금속 층, 절연막과 상부 금속층을 순차적으로 형성하여 MIM 구조를 형성하게 되며, 이러한 MIM 구조의 형성 시 사용되는 포토레지스트로 패턴을 형성하는 경우, MIM 구조와 메탈층 형성을 위한 패턴을 동시에 형성하게 되므로, 이러한 포토레지스트 패턴을 마스크로 하여 식각 공정을 수행하는 경우, MIM 구조와 메

본 발명은 반도체 소자의 MIM 커패시터 형성 기술에 관한 것으로, 본 발명은 MIM 구조의 커패시터 형성 및 후속 메탈 층의 형성을 하나의 공정으로 제조하기 위하여 하부 금속 배선 영역에 홀을 형성하고, 형성된 홀에 하부 금속 층, 절연막과 상부 금속층을 순차적으로 형성하여 MIM 구조를 형성하게 되며, 이러한 MIM 구조의 형성 시 사용되는 포토레지스트로 패턴을 형성하는 경우, MIM 구조와 메탈층 형성을 위한 패턴을 동시에 형성하게 되므로, 이러한 포토레지스트 패턴을 마스크로 하여 식각 공정을 수행하는 경우, MIM 구조와 메탈층 구조를 하나의 마스크로 동시에 형성하는 것을 특징으로 한다. 본 발명에 의하면, MIM 캐패시터 구조와 후속 메탈 층의 구조를 하나의 공정으로 형성함으로써, 사용되는 마스크의 수를 줄이고, 공정을 단순화할 수 있으며, 간단한 구조로 만들 수 있으므로, 생산성을 향상 시킬 수 있다.

대표청구항

반도체 기판 상에 형성된 하부 금속 배선과,상기 하부 금속 배선이 형성된 상기 반도체 기판의 전면에 형성된 산화막과, 상기 산화막에서 상기 하부 금속 배선 영역으로 형성된 홀에 갭필된 하부 금속층과, 상기 하부 금속층이 기 설정된 깊이까지 식각되어 상기 식각된 하부 금속층 영역에 형성된 절연막과, 상기 절연막 상에 형성된 상부 금속층을 포함하는 반도체 소자의 MIM 커패시터.

반도체 기판 상에 형성된 하부 금속 배선과,상기 하부 금속 배선이 형성된 상기 반도체 기판의 전면에 형성된 산화막과, 상기 산화막에서 상기 하부 금속 배선 영역으로 형성된 홀에 갭필된 하부 금속층과, 상기 하부 금속층이 기 설정된 깊이까지 식각되어 상기 식각된 하부 금속층 영역에 형성된 절연막과, 상기 절연막 상에 형성된 상부 금속층을 포함하는 반도체 소자의 MIM 커패시터.