$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

Metal-insulator-metal capacitor 원문보기

IPC분류정보
국가/구분 United States(US) Patent 등록
국제특허분류(IPC7판)
  • H01L-023/52
  • H01L-027/10
  • H01L-027/24
  • H01L-049/02
  • H01L-027/108
  • H01L-023/522
  • H01L-027/08
출원번호 US-0338016 (2014-07-22)
등록번호 US-9287350 (2016-03-15)
발명자 / 주소
  • Yang, Chi-Han
출원인 / 주소
  • TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
대리인 / 주소
    Maschoff Brennan
인용정보 피인용 횟수 : 0  인용 특허 : 20

초록

A metal-insulator-metal capacitor includes a bottom metal line and a top metal line disposed above the bottom metal line. An insulating material layer is between the bottom metal line and the top metal line, which the insulating material layer is an inter-metal-dielectric layer.

대표청구항

1. A metal-insulator-metal capacitor comprising: a bottom metal line;a top metal line; andan insulating material layer disposed between the bottom metal line and the top metal line, the insulating material layer being an inter-metal-dielectric layer, wherein the top metal line comprises a first port

이 특허에 인용된 특허 (20)

  1. Takaramoto, Toshiharu; Gotoh, Kunihiko, Capacitor and method for fabricating the same.
  2. Ihme,David; Kemerling,James C.; Cox,William D., Configurable integrated circuit capacitor array using via mask layers.
  3. Horng, Shean-Ren; Hou, Kuo-Nan; Lai, Feng-Liang, Flexible processing method for metal-insulator-metal capacitor formation.
  4. Coolbaugh, Douglas D.; Eshun, Ebenezer E.; He, Zhong-Xiang; Murphy, William J.; Ramachandran, Vidhya, Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme.
  5. Ehben,Thomas; Steinecke,Thomas; Rosenbusch,Jens, Integrated circuit having capacitive elements.
  6. Demircan, Ertugrul; Higman, Jack M., Integrated circuits with edge-adjacent devices having reactance values.
  7. Allman, Derryl; Gregory, John, Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same.
  8. Uday Dasgupta SG, Metal-polycrystalline silicon-n-well multiple layered capacitor.
  9. Poh David Ho Seng,SGX, Method for fabricating a shielded multilevel integrated circuit capacitor.
  10. Ki-Young Lee KR, Method for fabricating an integrated circuit capacitor.
  11. Choi,Chee Hong, Method of fabricating a capacitor for a semiconductor device.
  12. Imai, Toshinori; Fujiwara, Tsuyoshi; Ashihara, Hiroshi; Ootaguro, Akira; Kawasaki, Yoshihiro, Method of manufacturing semiconductor device having MIM capacitor.
  13. Kiyotoshi,Masahiro, Semiconductor device and capacitor.
  14. Imamura, Yuji; Fujiwara, Tsuyoshi; Kuno, Toyohiko, Semiconductor device and method for manufacturing the same.
  15. Takuya Fukuda JP; Nobuyoshi Kobayashi JP; Yoshitaka Nakamura JP; Masayoshi Saito JP; Shinichi Fukada JP; Yoshifumi Kawamoto JP, Semiconductor integrated circuit device and process for manufacturing the same.
  16. Li, Qiang; Sun, Zhuanlan; Yang, Changhui, Semiconductor structure with means for testing metal-insulator-metal capacitors.
  17. Nishimura Ken A. ; Willingham Scott D. ; McFarland William J., Stacked-fringe integrated circuit capacitors.
  18. Coolbaugh,Douglas D.; Ramachandran,Vidhya, Structure and method for integrating MIM capacitor in BEOL wiring levels.
  19. Sato, Kiyohiko; Maeno, Ryohei; Fujiwara, Tsuyoshi; Otaguro, Akira; Ishii, Yukino; Katsuyama, Kiyomi; Sato, Hidenori; Matsumoto, Daichi, Transistor with MIM (Metal-Insulator-Metal) capacitor.
  20. Kemerling, James C.; Ihme, David; Cox, William D., Via configurable architecture for customization of analog circuitry in a semiconductor device.
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로