초록 ▼

본 발명은 반도체소자의 배선과 상호 연결되는 MIM 구조의 커패시터 제조방법에 관한 것으로서, 특히 이 방법은 상부 금속배선과 하부 금속배선을 연결할 수 있도록 상부 금속배선과 하부 금속배선 사이의 층간절연막 내에 플러그를 형성을 위한 듀얼다마신 식각공정 시, MIM 구조의 커패시터 형성영역도 같이 식각하여 MIM 구조의 커패시터 패턴을 형성함으로써, 기존의 MIM 구조의 커패시터 패턴을 형성하기 위한 포토 마스킹 공정을 생략할 수 있어 반도체소자의 제조공정이 단순화되어 그에 따른 반도체소자의 제조 수율을 향상시킬 수 있는 기술이다

본 발명은 반도체소자의 배선과 상호 연결되는 MIM 구조의 커패시터 제조방법에 관한 것으로서, 특히 이 방법은 상부 금속배선과 하부 금속배선을 연결할 수 있도록 상부 금속배선과 하부 금속배선 사이의 층간절연막 내에 플러그를 형성을 위한 듀얼다마신 식각공정 시, MIM 구조의 커패시터 형성영역도 같이 식각하여 MIM 구조의 커패시터 패턴을 형성함으로써, 기존의 MIM 구조의 커패시터 패턴을 형성하기 위한 포토 마스킹 공정을 생략할 수 있어 반도체소자의 제조공정이 단순화되어 그에 따른 반도체소자의 제조 수율을 향상시킬 수 있는 기술이다.

대표청구항 ▼

하부에 제1금속배선이 형성된 반도체 기판 상에 제1식각정지막과 제2층간절연막을 증착하고 듀얼다마신 식각공정에 의해 제1금속배선 상부에 제1비아홀과 상부 금속배선 패턴을 형성하는 동시에 MIM 구조의 커패시터 패턴 형성영역을 형성하는 단계와;상기 제1비아홀이 형성된 결과물 전면에 제1금속막을 증착하는 단계와;상기 제1금속막이 증착된 결과물 상에 유전막을 증착하고 제2층간절연막 상부가 드러나도록 유전막과 제1금속막을 순차적으로 화학기계적 연마 공정을 진행하여 제거하는 단계와;상기 제2층간절연막이 드러난 결과물 전체에 제2식각정지막과 제

하부에 제1금속배선이 형성된 반도체 기판 상에 제1식각정지막과 제2층간절연막을 증착하고 듀얼다마신 식각공정에 의해 제1금속배선 상부에 제1비아홀과 상부 금속배선 패턴을 형성하는 동시에 MIM 구조의 커패시터 패턴 형성영역을 형성하는 단계와;상기 제1비아홀이 형성된 결과물 전면에 제1금속막을 증착하는 단계와;상기 제1금속막이 증착된 결과물 상에 유전막을 증착하고 제2층간절연막 상부가 드러나도록 유전막과 제1금속막을 순차적으로 화학기계적 연마 공정을 진행하여 제거하는 단계와;상기 제2층간절연막이 드러난 결과물 전체에 제2식각정지막과 제3층간절연막을 증착하고 듀얼다마신 식각에 의해 제1금속막 상부에 제2비아홀을 형성하는 동시에 유전막 상부에 MIM 구조의 커패시터의 상부전극 형성영역을 형성하는 단계와;상기 제2비아홀이 형성된 결과물 전체에 제2금속막을 증착하여 제3층간절연막 내에 제2플러그와 MIM 구조의 커패시터의 상부전극을 동시에 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 MIM 구조의 커패시터 제조방법.