최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2009-0055392 (2009-06-22) | |
공개번호 | 10-2010-0137125 (2010-12-30) | |
등록번호 | 10-1546300-0000 (2015-08-17) | |
DOI | http://doi.org/10.8080/1020090055392 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2014-05-30) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
본 발명은 MOM 커패시터 및 형성 방법에 있어서, 반도체 기판상 커패시터를 이루는 상부 전극과 하부 전극 사이에 일정 간격으로 메쉬 패턴의 중간 전극을 형성시킴으로써 상부 전극 또는 하부 전극과 메쉬 패턴간에 발생하는 추가적인 프린징 커패시턴스를 얻을 수 있도록 하여 종래 MOM 구조 또는 MIM 구조의 커패시터에서보다 더 큰 커패시턴스를 얻을 수 있게 된다.
MOM 커패시터로서,반도체 기판상 형성되는 하부 전극과,상기 하부 전극의 상부에 형성되는 제1 층간절연막과,상기 제1 층간절연막내에 상기 하부 전극과 비아를 통해 일부는 연결되고 일부는 연결되지 않도록 형성되는 메쉬 패턴의 다수의 중간 전극과,상기 메쉬 패턴의 다수의 중간 전극 상부에 형성되는 제2 층간절연막과,상기 제2 층간절연막의 상부에 상기 하부 전극으로 연결되지 않는 메쉬 패턴의 중간 전극과 비아를 통해 연결되도록 형성되는 상부 전극을 포함하는 MOM 커패시터.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.