$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

[한국특허] 휨 개선을 위한 반도체 패키지 구조 및 방법 원문보기

IPC분류정보
국가/구분 한국(KR)/등록특허
국제특허분류(IPC8판)
  • H01L-023/28
출원번호 10-2013-0125706 (2013-10-22)
공개번호 10-2015-0046797 (2015-05-04)
등록번호 10-1565016-0000 (2015-10-27)
DOI http://doi.org/10.8080/1020130125706
발명자 / 주소
  • 김진성 / 서울 마포구 월드컵북로**길 **, ***동 ****호 (중동, 월드컵참누리아파트)
  • 송차규 / 서울 강동구 풍성로 ***, ***동 ***호 (성내동, 성내동삼성아파트)
  • 한규완 / 경상북도 안동시 태화동 *길 **번지
출원인 / 주소
  • 앰코 테크놀로지 코리아 주식회사 / 광주광역시 북구 앰코로 *** (대촌동)
대리인 / 주소
  • 제일특허법인
심사청구여부 있음 (2013-10-22)
심사진행상태 등록결정(재심사후)
법적상태 등록

초록

본 발명에서는 반도체 칩 패키지의 제조에 있어서, PCB 기판 등의 기판의 상부면에 반도체 칩 다이를 보호하기 위한 몰드를 형성할 때 솔더볼이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 반도체 칩 패키지 구조에서 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨 현상을 개선시킬 수 있도록 한다.

대표청구항

기판과,반도체 칩 다이와,상기 기판의 상부면에 상기 반도체 칩 다이를 몰딩시키는 제1 몰드와,상기 기판의 하부면에 형성된 솔더볼 사이에 몰딩되는 제2 몰드와,상기 반도체 칩 다이의 양측의 상기 제1 몰드상 형성되어 상기 기판을 노출시키는 몰드 비아와,상기 몰드 비아에 매립되는 도전성 물질을 포함하고,상기 제2 몰드는, 상기 솔더볼을 덥도록 형성된 후, 상기 솔더볼의 일정 부분이 드러나도록 기설정된 두께 범위로 그라인딩되어 형성되며,상기 솔더볼은,상기 기판의 하부면에 1차로 형성된 제1 솔더볼과 상기 제2 몰드의 그라인딩 후 상기 제

발명자의 다른 특허 :

이 특허에 인용된 특허 (3)

  1. [한국] 멀티칩 모듈 패키지 제조방법 | 이춘흥, 이선구, 신원선, 아키토요시다
  2. [한국] 웨이퍼 레벨 칩 사이즈 패키지의 제조방법 | 윤태성
  3. [일본] DICING METHOD OF SEMICONDUCTOR WAFER | MARUYAMA HIDEKI
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로